Устройство для сопряжения двух электронных вычислительных машин

Устройство для сопряжения двух электронных вычислительных машин

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных комплексах. Целью изобретения является расширение класса решаемых задач ,а счет организации обмена между ЭВМ с шинным интерфейсом и специализированной ЭВМ, Цель достигается тем, что в устройство, содержащее блок начальных приемопередатчиков, блок связи, блок дешифрации управляю1цих сигналов первой ЭВМ, дешифратор адреса, блок прерьгеания, мультиплексор и регистр состояния, введены блок шифрации сигналов интерфейса второй ЭВМ и блок контроля четности. 1.з.п, ф-лы, 13 ил., 3 табл. W го :л

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

0% (1И (я) 4 G 06 F 13 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3802777/24-24 (22) 17.10.84 (46) 15.08.86, Бюл. Р 30 (72) В.М.Карапетьян, И.Б.Дмитриев, Б.И.Бровко и В.В.Зайченко (53) 681.325(088.8) (56) Управляющие системы и машины, 1984, Ф 1, с. 21-23.

Устройство параллельного обмена

И2 15КС-180-032. Техническое описание и инструкция по эксплуатации

3.858.383 ТО, 1980. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ДВУХ

ЭЛЕКТРОННЫХ ВЫЧИСЛИТЕЛЬНЫХ МАШИН (57) Изобретение относится к области вычислительной техники и может быть использовано н вычислительных комплексах. Целью изобретения является расширение класса решаемых задач за счет организации обмена между

ЭВМ с шинным интерфейсом и специализированной ЭВМ, Цель достигается тем, что в устройство, содержащее блок начальных приемопередатчиков, блок связи, блок дешифрации управля- юших сигналов первой ЭВМ, дешифратор адреса, блок прерывания, мультиплексор и регистр состояния, введены блок шифрации сигналов интерфейса второй

ЭВМ и блок контроля четности. 1 з.п. ф-лы, 13 ил., 3 табл.

Изобретение относится к вычислительной технике и может быть исполь. зонано в многомашинных вычислительных комплексах и сетях ЭВМ, Целью изобретения янляется раСширение области применения эа счет сопряжения раэнотипных 3ВМ, На фиг ° I представлена блок-схема устройства, на фиг. 2-10 — функциональные схемы блока канальных приемопередатчиков, дешифратора адреса, блока дешифрации управляюшдх сигналов первой ЭВМ (ЭВМ 1), блока шифрации сигналов интерфейса второй

ЭВМ (ЭВМ 2), регистра состояния, мультиплексора, блока контроля четности, блока прерывания и блока связи,соответственно, на фиг, 11 - временные диаграммы работы устройства, на фиг. 12 и 13 — структурные схемы организации связи между устройством и .ЭВМ 2 в случаях использования ,в качестве блока связи дуплексного регистра или модуля быстрой передачи данных (МБПД).

Устройство (фиг. 1) содержит блок

1 канальных приемопередатчиков, дешифратор 2 адреса, блок 3 дешифрации управляющих сигналов ЭВМ 1, блок

4 шифрации сигналов интерфейса ЭВМ регистр 5 состояния, мультиплексор

6, блох 7 контроля четности, блок 8 прерывания, блок 9 связи (обмена).

Устройство обеспечивает сопряжение, например, ЭВМ типа "Электроника-60" (ЭВМ 1) с мини-ЭВМ СМ-1 (ЭВМ 2).

Блок 1 канальных приемопередатчиков (фиг. 2) предназначен для приема или передачи информации.в канал

ЭВМ 1 и состоит из четырех магистральных приемопередатчиков 10-13, Эти приемопередатчики находятся в режиме приема информации от ЭВМ (режим ВЫВОД). В режим выдачи информации в ЭВМ 1 приемопередатчики переводятся низким уровнем сигнала Прд, Дешифратор 2 адреса (фиг. 3) производит дешифрацию адресов при обмене информацией и содержит элементы И 14, НЕ 15-21, И-НЕ 22, HE 23, магистральный приемник 24, элементы

И-НЕ 25 и ИЛИ-НЕ 26. На входы дешифратора 2 поступают адресные сигналы АОО, 05-12 и канальный сигнал

КВУН. При совпадении поступившего адреса с адресом устройства сопря51093 2 жения дешифратор выставляет сигнал

УСТРОЙСТВО ВЫБРАНО, Блок 3 дешифрации управляющих сигналов (фиг. 4) нроиэнодит дешифрацию команд и формируьт соответствующие управляющие сигналы. Блок 3 содержит группу триггерон 27, группу магистральных приемников 28-31 элементы НЕ 32, ИЛИ 33, 34 и HF 35, дешифратор 36, элемент HE 37, магистральный передатчик 38, элементы

HE 39, И 40, 41 HE 42-45, триггер

46, элементы И 47 и ИЛИ 49-50, диод 51, конденсатор 52, элементы ИНЕ 53 и И 54, магистральный передатчик 55. В зависимости от комбинации поступающих на входы сигналов блок

3 формирует соответствующие управляющие сигналы. Воэможные комбина5

l0 !

5 ции сигналов приведены н табл. 1 и

2, В блоке 3 триггеры 27 по сигна20 лу КСИАН запоминает сигнал УСТРОЙСТВО ВЫБРАНО, а также значения разрядов А01-03. Значения этих разрядов указываются в 16-разрядном слове, значения которого приведены на табл. 1.

По сигналам КВВОДН и КВЫВН дешифратор 36 дешифрирует поступиншие на его входы сигналы и формирует управляющие сигналы н зависимости от значений АО1-03.

Триггер 46 по сигналу синхронизации КСИАН в зависимости от значения разряда А04 (табл. 2t) формирует сигналы выборки ВБРО-К1 и ВБРО-К2.

Эти сигналы определяют, через какой иэ двух возможных каналов блока 9 будет проводиться обмен инфор40 мацией. По сигналу адреса А04, а также по сигналам Ввод О и В триггер 46 и элемент ИЛИ 49, 50 формируют сигналы Адр.0 и Адр.1, которые поступают в блок 6.

По любому из сигналов на входах элемента ИЛИ 33 (Ввод О, Ввод 1, Упр.О, Упр,1) элемент И 54 формирует сигнал передачи Прд, а с выхода передатчика 55 снимается сигнал синх50 ронизации пассивного устройства

КСИПН, Сигнал Упр.2 является служебным, Блок 4 шифрации сигналов интерфейса ЭВМ 2 (фиг. 5 ) содержит первый узел задержки, состоящий из элемента

И 56, диода 56-1 и конденсатора 56-2, элементы ИЛИ-HE 57-59, элемент

11ШИ 60, второй узел задержки, состоя! г !093

55

Мультиплексор 6 (фиг. 7) содержит элементы И 91-98, элементы НЕ 99106, селекторы-мультиплексоры 107щий из диода 61 и конденсатора 62, элементы И 63-66, элемент НЕ 67.

Блок 4 служит для формирования сигналов, управляющих обменом информацией через сопряжение 2К. По сигна- 5 лам Прд и в зависимости от поступающих сигналов (Выв,l, Ввод 1, Ввод 2, Вын.2, Упр.О, Упр.l) формируются соответствующие сигналы 2К: ПСБ-К, IIP K B K IIII K OCT Kô ÎÑÁ Ê äëÿ команд ввода-вывода.

Регистр 5 состояния (фиг, 6) содержащий элементы НЕ 68-71, элементы

И 72-75, элемент ИЛИ 76, триггеры

77-84, элементы ИЛИ 85, 86 и элементы И 87-90, осуществляет ныработку сигналов состояния устройства сопряжения при обмене, На первьи входы элементов И 72, 73 поступает разрешающий сигнал 20

Выв.0, а на вторые входы — соответствующий сигнал выборки (ВБРО-Кl или

ВБРО-К2), указывающие, через какой канал блока 9 будет проводиться обмен информацией.

При наличии высокого уровня разряда ДОО (разрешения прерывания по ошибке! триггер 78 или 80 запоминает сигнал разрешения и формируется сигнал МОИI или МОШ2 для блоков 6,8.

Аналогичным образом запоминается на триггере 77 и 79 сигнал разрешения прерывания по готовности и формируется сигнал MI Tl или МГТ2 для блоков 6, 8 при высоком уровне разряда ДО6.

На триггерах 81-84 запоминаются сигналы конца операции и сигнал ошибки по паритету при поступлении соответствующих сигналов на входы элемен-4р тов HE 70 и 71, элементов И 72-75 и элемента ИЛИ 76, а также сигнала ОШ1 от блока 7. Формируются сигналы КОПI или КОПО, ОШП1 или ОШПО. Элементы

ИЛИ 85 и 86 формируют промежуточные сигналы прерываний ОШО! или ОШО2 в зависимости от сигнала выборки ВБРОКl, ВБРО-К2). Элементы И 87-90 .по сигналу Ввод 0 и при соответствующих сигналах на входах формируют сигнал ошибки ОШI или ОШ2 и сигнал готовности ГТ1 или ГТ2 в блок

6 в зависимости от сигнала выборки (ВБРО-К1 или ВБРО-К2).

110 и осуществляет выбор информации и передачу н канал 3ВМ 1.

Мультиплексор имеет 4 режима работы н зависимости от поступающих на его входы сигналов Адр.О, Адр.1 и

Ввод 1 (табл, 3).

Первый режим — прием из сопряжения 2К: Адр.О и Адр.! — нулевой уровень, Ввод 1 — единичный уровень.

Информация с шин ШИНОО-15Т через элементы И 91-98, элементы НЕ 99106 и селекторы 107-110 поступает через блок 1 в канал ЭВМ 1, Вуорой режим — чтение регистра

5: Адр.Π— единичный уровень, Адр,l и Ввод 1 †. нулевые уровни. В канал

ЭВМ 1 мультиплексор 6 выставляет содержимое регистра 5 состояния.

Третий режим — чтение регистра 5: Адр.l — единичный уровень, Адр.О и Ввод — нулевые уровни.

Аналогично второму режиму передается одержимое регистра 5 при обмене через другой канал блока 9.

Четвертый режим — чтение некторов прерывания: Адр.О и Адр.l — единичные уровни, Ввод 1 — нулевой уровень. В канал ЭВМ 1 через блок 1 посредством сигналов В (Д07), ВО (Д02},В,I (ДОЗ) выставляются векторы прерывания (адрес программы обработки).

Блок 7 контроля четности (фиг.8) производит контроль правильности приема информации и формирование контрольных разрядов при передаче.

Блок 7 содержит элементы Ill и 112 формирования разряда четности, эле" мент ИЛИ 113, элементы И 114.è 115,. элементы 116 и 117 формирования разряда четности и схемы 118-120 сравнения.

В режиме приема информация от

3ВМ 2 через блок 9 поступает по шинам ШИНОО-15Т на элементы 116, 117> а контрольные разряды KPO-T и КРI-Т на входы схем сравнения 118 и 119 соответственно. Элементы 116 и 117 осуществляют побайтовый контроль и формируют внутренние контрольные разряды КРО и KP) которые сравниваются схемами 118 и 119 сравнения с контрольными разрядами KPO-T u

КР1-Т, Сигнал ошибки по паритету

ОШП формируется в том случае, если . общее число "1" в любом байте (информация + контрольный разряд) будет четным.

1251

В режиме передачи информации в

ЭВМ 2 необходимо формирование контрольных разрядов, так как ЭВМ 1 та. кие разряды не формирует. Эту функцию в блоке 7 выполняют элементы 111 и 112. Из канала ЭВМ 1 через блок 1 информация по шинам ШИНОО-15К поступает на вход элементов 111 и 112. На входы элемента 111 поступает старший байт, а на входы элемента 112 — млад- )0 ший байт, Элементы 111 и 112 формируют контрольные разряды, и по сигналу Выв,l или Выв.2 на их выходах выставляются контрольные разряды КРО-К и KP)-К. 15

Блок 8 прерывания (фиг,.-8) выполняет операции захвата канала ЭВМ 1 и прерывания программы и содержит магистральный приемник 121, элементы И 122-128, триггеры 129-132, эле- 20 менты И-.НЕ 133-139, магистральный передатчик )40, элемент И-ИЛИ-HE )41, элемент HE 142, магистральный передатчик 143, элементы HE 144-147р элементы ИЛИ-HE 148-)51 и триггеры 152155.

В соответствии с входными сигналами блок 8 формирует канальные сигналы КППРО и КТПР, а также сигналы

В, ВО Вl. 30

В исходном- состоянии триггеры 129132 установлены таким образом, что разрешают прохождение сигнала предоставления прерывания КППР1 и выдачу через передатчик 140 сигнала КППРО З5 предоставления прерывания другому устройству, подключенному к каналу

ЭВМ 1.

По сигналу готовности ГТО-Tl (обмен информацией осуществляется через нулевой канал блока 9) переключается триггер )52 и в блок 5 выста. вляется сигнал ГТ1. При разрешении прерывания по готовности МГТ1 через элемент И-ИЛИ-НЕ 14) на выходе передатчика 143 устанавливается сигнал требования прерывания КТПР, который .поступает в канал ЭВМ 1. По сигналу

ВВОД от блока 3 переключается триггер 129, блокируя формирование сигнала KOlTPO (распространения КППР1).

На сигнал КТПР ЭВМ 1 выставляет в канал сигнал КПП 1. На входах элемента И-НЕ 133 устанавливаются единичные уровни, что вызывает формирование сигнала В на элементе ИНЕ 137 и по сигналу Ввод О переклюi

093 б чение триггера 152 в исходное сос- тояние.

По сигналу готовности ГТО-Т2 (об мен осуществляется через первый канал блока 9) переключается триггер

154 и в блок 5 выставляется сигнал

ГТ2. При разрешении прерывания по готовности МГТ2 формируется сигнал

КТПР и по сигналу ВВОД переключается триггер 131, блокируя формирование сигнала КППРО.

По сигналу КППР1 на входах элемента И-HE 135 устанавливаются единичные уровни, что вызывает также формирование сигналов В (элемент

И-HE 139) а по сигналу Ввод О триггер 154 устанавливается в исходное состояние).

Обработка сигналов ошибки ОЛ)01 и

ОШ02 происходит аналогичным образом.

По сигналу ОШО1 формируются сигналы вектора В и Вl, а по ОШО2 сигналы

В, B) и Во, - Блок 9 связи предназначен для приема, хранения и передачи информации в линию связи с ЭВМ 2. В качестве блока 9 связи могут применятьс ) серийно выпускаемые устройства из номенклатуры АСВТ-М СМ, например дуплексный : регистр А491-ЗМ или модуль быстрой передачи данных МБПД

А723-1, При использовании дуплексного регистра связь блока 9 другими блоками устройства с ЭВМ 2 осуществляется по одному каналу, при использовании МБПД вЂ” по двум каналам: каналу передачи (нулевой канал) и каналу приема (первый канал), причем номер канала задается сигналом

ВБРО-К, На фиг, 10 показана схема подключения устройства к ЭВМ 2, когда в качестве блока 9 используется дуплексный регистр (работа по одному каналу). В данном случае блок 9 обмена содержит выходной 156 и входной )57 регистры, элемент ИЛИ 158, триггеры 159-161, элементы И 162-166.

Аналогичный дуплексный: регистр в ЭВМ 2 содержит входной регистр

167, элемент ИЛИ 168, триггеры 169)71, элементы И 172-176 и выходной регистр 177.

Связь между блоком 9 и ЭВМ 2 осуществляется через входы 178 и выходы

179 устройства.

7 1251

Устройство работает следующим об- разом.

ЭВМ 2 выставляет информацию на шины ШИН00-15К, KPO-К, КРI-К, и при совпадении сигналов ВД"К, ПСБ-К и 5 . ВБР-К записывает ее в выходной регистр 167. Эта информация поступает на вход входного регистра 156 блока 9. По сигналу ЭВМ 2 ВП-К на выходе триггера 170 формируется сигнал ВП-И, который принимается как сигнал ГТ-П (фиг, 10). По этому сигналу на выходе триггера 159 устанавливается сигнал ГТО-T извещая а том, что на выходы выходного регистра 156 поступила информация.

Устройство обрабатывает сигнал ГТО-Т и по совпадении сигналов 1ТР-К и ВБРК считывает ее из регистра 156. После этого устройство выставляет с . гнал ВП-К, по которому снимается сигнал ГТО-Т на выходе триггера 159 и устанавливается сигнал ВП-И на выходе триггера 160. Этот сигнал ЭВМ 2 принимает как сигнал ГТ-П, подтверждающий готовность устройства к следующему циклу обмена.

Обмен информацией между ЭВМ 1 и

ЭВМ 2 через устройство осуществляется 16-разрядными словами с опро- 30 сои готовности или с использованием средств прерывания программы. Операции обмена и контроль за состоя нием устройства сопряжения осуществляются регистром 5. Сигналы, вырабатываемые регистром 5, поступают через мультиплексор 6 и блок 1 в канал ЭВМ 1 и в виде 16-разрядных слов.

Устройство сопряжения обеспечи- 4О вает работу в двух режимах: режиме

ВВОД и режиме ВЫВОД.

Режим ВВОД (временная диаграмма на фиг. 11), В этом режиме информа— ция йередается из ЭВМ 2 в ЭВМ l. 45

ЭВМ 1 в адресной части передает по линиям КДАОО-15Н в блок 1 адрес устройства сопряжения, а также сигнал КВУН в дешифратор 2, Дешифратор

2 адреса дешифрирует принятую информацию (A00, 05-121 и вырабатывает сигнал УСТРОЙСТВО ВЫБРАНО, кото" рый поступает в блок 3. Через 150 нс после выдачи адреса ЭВМ I выдает в блок 3 сигнал синхронизации КСИАН, 55 по которому блок 3 запоминает значе" ние сигналов А01-03, после чего 3ВМ 1 снимает информацию с линий КДАОО-15Н

093 8 очищает линию КВУН и выставляет сигнал КВВОДН, сигнализируя о готовнос-. ти принять информацию от устройства сопряжения, Блок 3, приняв сигнал КСИАН и

КВВОДН, формирует сигнал выборки (ВБРО-Кl или ВБРО-К2) при соответ,ствующем значении сигнала А04 (фиг. 4) и сигналы Ввод 1 и Ввод 2, а также сигнал разрешения передачи Прд. По сигналу Ввод 1 блок 4 выставляет в блок 9 сигнал разрешения чтения ПР-К.

При наличии сигналов ВБРО-К и ПР-К блок.9 производит чтение информации от ЭВМ 2 через регистр 156. Эта информация поступает через мультиплексор б по шинам ДАОО-15 в блок 1, который при наличии сигнала разрешения передачи Прд выставляет эту информацию в канал ЭВМ 1. Одновременно с задержкой относительно сигнала

К ВВОДН блок 3 формирует сигнал

КСИПН, который извещает ЭВМ 1, что информация выставлена в канал. ЭВМ 1 принимает сигнал КСИПН, принимает данные с канала и снимает сигнал

КВВОДН. Блок 3 снимает сигнал КСИНН завершая передачу данных. ЭВМ 1 снимает по заднему фронту сигнала КСИНН сигнал КСИАН, завершая канальный цикл ВВОД, Режим ВЫВОД (временная диаграмма на фиг. 11). В этом режиме информация передается из ЭВМ l в ЭВМ 2.

ЭВМ 1 выставляет на линии КДАОО15Н адрес устройства сопряжения и сигнал КВУН. Дешифратор 2 адреса де. шифрирует принятую информацию и вырабатывает сигнал УСТРОЙСТВО ВЫБРАНО, который разрешает работу блока

3. ЭВМ 1 через 150 нс после выдачи адреса выдает сигнал КСИАН, по которому блок 3 запоминает значения сигналов AOI-03 и формирует сигнал выборки ВБРО-Кl (ВБРО-К2).

ЭВМ 1 снимает адрес, очищает линию КВУН, после чего помещают данные на линии КДАОО-15Н и .через 100 нс выдает сигнал КВЫВОДН. По этому сигналу блок 3 формирует сигнал разрешения передачи Прд и сигналы Выр.l или Выв.2, которые поступают в блок

4. По приходу этих сигналов блок 4 посыпает в блок 9 сигнал ПСБ-К, который очищает входной регистр 157, и сигнал ВД-К, по которому происходит зались данных в регистр 157 с выхода блока 1 (ШИНОО-15K) и конт10

1251093

9 . рольных разрядов (КРО-К, КР1-К) от блока 7. Кроме того, блок ч выставляет в блок 9 сигнал ВП-К, информирующий ЭВМ 2 о том, что информация выставлена на шины ПИНОО-15И. Блок

3 посылает в ЗВМ 1 сигнал КСИПН, означающий, что данные приняты устройством сопряжения. ЭВМ 1, получив сигнал КСИНН, очищает через 150 нс линию КВЫВОДН, а через 250 нс после получения сигнала КСИПН ЗВМ 1 снимает данные с линии КДА00-15И.

Устройство сопряжения снимает сигнал КСИНН, а ЭВМ 1 снимает сигнал . .КСНАН, завершая тем самым цикл вывода.

Обмен информацией между ЭВМ ll u

ЭВМ 2 может вестись по инициативе любой из ЭВМ, Обйен начинается с выдачи сигнала ВП-К, который иницииру«. ется блоком обмена в сигнал готовности ГТ-Т (фиг. 103. Получив сигнал ГТ-Т, любая из ЭВМ переходит в режим приема управляющего слова, в котором закодирован вид обмена (прием или выдача информации . Приняв управляющее слово, ЗВМ расшифровывает его и переходит либо в режим приема, либо в режим выдачи информации. ЗО

Формула изобретения

1.Устройство для сопряжения двух электронных вычислительных машин (ЭВМ ), содержащее блок канальных при-З» емопередатчиков, вход-выход которого соединен с информационным входомвыходом первой ЭВМ, информационный вход блока канальных приемопередатчиков соединен с выходом мультиплек- о сора, а информационный выход с первой грунпой.информационных входов блока связи, с первым информационным входом регистра состояний, первым входом дешифратора адреса и пер- 4> вой группой входов блока дешифрации управляющих сигналов первой ЭВМ,вто" рая группа входов и первая группа выходов блока дешифрации управляющих сигналов соединены соответствен- S но с группами входов и выходов синхронизации первой ЭВМ, а первый выход и вторая группа выходов блока дешифрации управляющих сигналов соединены соответственно с управляющим входом блока канальных приемопередатчиков и вторым информационным входом регистра состояния, первая и вторая группы выходов которого подключены соответственно к группе информационных входов блока прерывания и первой группе информационных входов мультиплексора, управляющий вход и вторая группа информационных входов которого соединены соответственно с вторым выходом блока дешифрации управляющих сигналов первой ЭВМ и группой выходов блока прерывания, вход разрешения и выход запроса прерывания которого подключены соответственно к выходу разрешения прерывания и входу запроса прерывания первой

ЭВМ, а вход сброса блока прерыванийк входу сброса регистра состояния и третьему выходу блока дешифрации управляющих сигналов первой ЭВМ, первым входом соединенного с выходом дешифратора,адреса, стробирующий вход которого подключен к выходу сигнала выбора устройства первой

ЭВМ, вторая группа информационных входов и первая группа информацион ных выходов блока связи соединены соответственно с группами информационных выходов и входов второй ЭВМ, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет сопряжения разнотипных

ЭВМ, в него введены блок шифрации сигналов интерфейса второй ЭВМ и блок контроля четности, причем группа информационных входов, информационный вход и вход разрешения блока шифрации сигналов интерфейса вто" рой ЗВМ подключены соответственно к третьей группе выходов и третьему и первому выходам блока дешифрации управляющих сигналов первой ЭВМ, а группа выходов блока шифрации сигналов интерфейса второй ЭВМ вЂ” к пер. вой группе синхронизирующих входов блока связи, вторая группа синхронизирующих входов и группа синхронизирующих выходов которого соединены с группами синхронизирующих выходов и входов .второй ЗВМ, вторая группа информационных выходов блока связи подключена к третьей группе информационных входов мультиплексора, первой группе информационных входов и первому входу контрольного разряда блока контроля четности и третьему информационному входу регистра состояния, четвертый информационный вход которого соединен с выходом сигнала ошибки блока контроля чет»

1251093

10 ности, вторая группа информационных входов и выход контрольного разряда которого подключены соответственно к информационному выходу блока канальных приемопередатчиков и 5 первой группе информационных входов блока связи, а вход режима — к четвертому выходу блока дешифрации управляющих сигналов первой ЭВМ, второй. вход, пятый выход и вторая группа выходов которого соединены соответственно с группой выходов, входом блокировки и синхронизирующим входом блока прерывания, а третья группа выходов — с входом раз- 15 решения блока связи, выход готовности которого подключен к входу запроса прерывания блока прерывания.

2. Устройство по п. 1, о т л ич а ю щ е е с я тем, что блок де- 20 шифрации управляющих сигналов первой ЭВМ содержит четыре магистральных приемника, входы которых образуют вторую группу входов блока, два магистральных передатчика, выхо" ды которых образуют первую группу выходов блока, группу триггеров и триггер, информационные входы которых образуют первую группу входов блока, дешифратор, первьгй вход кото- gp рого является первым входом блока, четыре элемента ИЛИ, узел задержки, пять элементов И и восемь элементов

НЕ, причем выход первого магистрального приемника соединен с синхровходами триггера и триггеров группы, выход второго магистрального приемни" ка соединен через первый элемент НЕ с входами сброса триггеров г руппы и третьим выходом блока, выход первого 4р элемента ИЛИ соединен с первым входом второго элемента ИЛИ, выход третьего магистрального приемника соединен с вторым входом дешифратора, третьим входом подключенного через второй элемент HE к выходу четвертого магистрального приемника и второму входу второго элемента ИЛИ, первый выход дешифратора соединен через третий элемент НЕ с входом пер- р вого магистрального передатчика, второй и третий выходы дешифратора подключены соответственно к входу четвертого элемента НЕ и первым входам первого и второго элементов И, вторые входы которых соединены с выходом первого триггера группы, первые входы третьего и четвертого элементов И подключены соответственно к прямому и инверсному выходам триггера, первый, второй входы первого элемента ИЛИ соединены соответственно через пятый, шестой элементы

HE с четвертым, пятым выходами дешифратора, шестой и седьмой выходы которого подключены соответственно к входам седьмого и восьмого элементов НЕ, выход последнего и вьгход четвертого элемента НЕ соединены соответственно с третьим и четвертым входами первого элемента ИЛИ, первые входы третьего и четвертого элементов ИЛИ соединены с вторым входом блока, вторые входы подключены соответственно к выходам третьего и четвертого элементов И, вторые входы которых соединены с выходом пятого элемента НЕ, выходы четвертого элемента НЕ и третьего и четвертого элементов ИЛИ образуют второй выход блока, выход второго элемента ИЛИ соединен с первым входом пятого элемента И и через узел задержки — с входом второго магистрального передатчика и вторым входом пятого элемента И, выход которого является первым выходом блока, выходы второго и третьего триггеров группы подключены соответственно к пятому и шестому входам дешифратора, восьмой выход которого и прямой и инверсный выходы триггера и выходы пятого, шестого и седьмого элементов HE образуют вторую группу выходов блока,второй, пятый выходы дешифратора, выходы первого и второго элементов И, выход первого триггера группы и выход восьмого элемента НЕ образуют третью группу выходов блока, третий выход дешифратора и выход второго элемента И образуют четвертый выход блока, выход третьего магистрального приемника является пятым выходом блока.

1251093

14

Таблица

А03

А02

А01

Ввод

Вывод

Выполняемые действия

Ввод 0

0 0

0 +

0 0

0 0

Вывод

Ввод 1

1 +

0 0

Вывод 1

Запись в регистр 157 блока 9

Упр.0

0 +

ВБРО-К,ВП-К Подтверждение готовности выполнения следующего цикла

+ Упр. 1

Прекращение обмена

Упр.2

+ Упр,3

Ввод 2

1 О

1 О

Вывод 2

Сигналы, формируемые блоком 3

Сигналы, выдаваемые в блок 9 обмена

ВБРО-К, ПР-К (ВБР1-К;

ПР-К) ВБРО-К, ПСБ-К, ВД-К (ВБР1-К, ПСБ-К,ВД-К) ВБРО-К, ОСТ-К (ВБР1-К, ОСТ-К) ВБРО-К, ПР-К,ВП-К, (ВБ1-К,ПР-К

ВП-К) ВБРО-К, ПСБ К1ВД К е

ВП-К, (ВБР1К, ПСБ-К, ВД-К,ВП-К) Чтение регистра 5

Запись в регистр 5

Чтение регистра 156 блока 9

Перевод ЭВМ 1 в автономньй реСброс триггеров

83, 83 в регистре 5

Чтение регистра

156 блока 9 с извещением ЭВМ 2 о готовности к выполнению следующего цикла

Запись в регистр

157 блока 9 с извещением ЭВМ 2 о готовности к выполнению следующего цикла

1 1

1251093

Таблица 2

А04 Ввод О В ВБРО-Kl ВБРО-К2 Адр.О Адр.1

О

О

О

О

О

О

П р и м е ч а н и е: "+" — наличие сигнала;

"-" — отсутствие сигнала.

Таблица 3, Адр,О Адр,1 Ввод 1 Выбор информации

1 Чтение шин

1ЧИНОО-15Т

О Чтение из регистра 5

О Чтение из регистра 5

О Чтение векторов

1251093

Х блоком У.У!

25!093

1251093

1251093

Фи г.8

ПРО

hfdf

1251093

Д4

СИЛ

СИА

flC$_#_

861

fHP

1251093

125!093

Фиг. П

Составитель В.Вертлиб

Техред И.Гайдош Корректор M.Äåì÷èê

Редактор И.Рыбченко

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035) Москва, F.-35) Раупская наб., д. 4/5

Заказ 4412/46

11ронзводственно-полиграфическое предприятие, г, Ужгород, ул. Проектная, 4