Преобразователь напряжения в код

Преобразователь напряжения в код

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано для уменьшения погрешности преобразователей с квантователем преобразуемого сигнала, для чего в него введены шифратор, цифроаналоговый преобразователь, делитель частоты и переключатель, первый информационный вход которого объединен с входом опорного напряжения цифроаналогового преобразователя и подключен к выходу источника опорного напряжения , второй информационный вход - к выходу цифроаналогового преобразователя , выход - к входу делителя напряжения , а управляющий вход объединен с входом стробирования делителя частоты и подключен к второму выходу блока управления, вход которого соединен с выходом генератора импульсов , а третий и четвертый выходы - соответственно с входами записи нуля и разрешения приема информации шифратора с памятью, информационные входы которого подключены к выходам сравнивающих устройств, за исключением старшего, а выходы соединены соответственно с цифровыми входами цифроаналогового преобразователя и управляющими входами делителя частоты , тактовый вход которого соединен с выходом частотно-временного умножителя , а выход - с счетным входом счетчика, 1 з.п.ф-лы, 3 ил. сл Ю ел со tsD СО

СОЮЗ СОВЕТСКИХ

СО11ИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 М 1 00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3859886/24-24 (22) 07,01.85 (46) 15,08.86. Бюл. 11 - 30 (71) Новосибирский электротехнический институт (72) М. И, Ломовцев и Ю. А. Пасынков (53) 681.325(088.8) (56) Бахмутский В. Ф. Универсальные цифровые измерительные приборы и системы. Киев: Гехника, 1979, с, 142, рис. 341

Орнатский П. П. Автоматические измерения и приборы. Киев.: Вища школа, 1980, с. 367-368, рис. 8-10. (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В

КОД (57) Изобретение относится к измерительной технике и может быть использовано для уменьшения погрешности преобразователей с квантователем преобразуемого сигнала, для чего в него введены шифратор, цифроаналоговый преобразователь, делитель частоты и переключатель, первый информационный вход которого объединен с

„„SU„, 1251323 А1 входом опорного напряжения цифроана- логового преобразователя и подключен к выходу. источника опорного напряжения, второй информационный вход — к выходу цифроаналогового преобразователя, выход — к входу делителя напряжения„ а управляющий вход объединен с входом стробирования делителя частоты и подключен к второму выходу блока управления, вход которого соединен с выходом генератора импульсов, а третий и четвертый выходы— соответственно с входами записи нуля и разрешения приема информации шифратора с памятью, информационные входы которого подключены к выходам сравнивающих устройств, за исключением старшего, а выходы соединены соответственно с цифровыми входами цифроаналогового преобразователя и управляющими входами делителя частоты, тактовый вход которого соединен с выходом частотно-временного умножителя, а выход — с счетным входом счетчика, 1 з.п.ф-лы, 3 ил. з

12 1323

Изобретение относится к измерительной технике и может быть испольэавана для уменьшения погрешности преобразователей с квантованием преобразуемого сигнала, Целью изобретения является уменьщение погрешности преобразования.

На фиг. 1 приведена функциональная схема преобразователя напряжения в код, на фиг. 2 — пример выполнения шифратора; на фиг. 3 — та же, блока управления.

Преобразователь напряжения в код (фиг, 1) содержит делитель 1 напря- жения, и сравнивающих устройств 2„ генератор 3 импульсов, частотно-временной умножитель 4, делитель 5 частоты, счетчик 6, шифратор 7, источник 8 опорного напряжения, ЦАП 9, переключатель 10 и блок 11 управления, причем шифратор (фиг. 2) содержит собственно шифратор 12, триггера 13 и элементы И 14, а блок 11 управления элементы И 15 и 16, счетчики 17 и 18, триггер 19 и формирователи импульсов 20 и 21.

Частотно-временной умножитель 4 может быть построен, например, в виде управляемого счетчиком страбируемого мультиплексора, информационные входы KoTopoI" являются входами м ножителя, адресные соединены с выходами счетчика, а вход страбирования и счетный вход счетчика — с выходом генератора 3 импульсов, Частотна-временной умнажитель 4 выполняет операцию логического умножения выходных сигналов сравнивающих устройств 2 и последовательностей импульсов с частотой

f, „о

1 где f, — частота генератора импульсов;

n — - число уровчей квантования преобразователя.

Преобразователь работает в двтакта.

В первом такте длительностью Т производится сравнение амплитуды входного сигнала U co шкалой кванX ъ тов д U Åî/пв где Š— величина опорного напряжео ния источника 8 °

Ва втором такте длительностью Т происходит определение результата в соответствии с формулой преобразования, при этом устанавливается шаг квантования

nU, (р +1)

М,—

2 где р — число сработавших в первом

1 такте сравнивающих устройств 2 ;

10 — число разрядов ЦАП 9 и делителя 5 частоты, выбираемое в соответствии с числом уровней квантования и из условия 2" -l=п.

В первом такте делитель 1 напряжения подключен к источнику 8 опорного напряжения через переключатель

10, управляемый сигналом с второго выхода блока 11 управления. Этот же сигнал поступает на вход стробирова20 ния делителя 5 частоты и запрещает прохождение импульсов на счетный вход счетчика 6, поэтому во время первого такта на выходе счетчика 6

25 сохраняется -результат, полученный в предшествующем втором такте.

Во втором такте делитель 1 напряжения через переключатель 10 подключается к выходу ЦАП 9, На управляющие входы ЦАП 9 и делителя 5 частоты поступает код с выхода шифратора 7,,На вход стробирования делителя 5 частоты поступает разрешающий сигнал с второго выхода блока 11 управления.!

В данном преобразователе используется алгоритм приближенного вычисления среднего значения сигнала U,ð в соответствии с формулой

U — 2 t,.nU.

Каждый из интервалов времени квантуется на 11 интервалов длитель1 ностью Т;=п.Т, путем заполнения не

45 совпадающими па времени для различных интервалов t; импульсами с час-. о татой f, = - -, которые затем объедиа няются в одноканальную последовательность (числа — импульсный код) и подсчитываются счетчиком за время измерения Т:

У::. г1 Г Т о i=1 со, 0 где дУ - шаг квантования„

55 длительность интервала вреt мени, когда сигнал U„(t) превышает уровень квантования U., =i д0.

f (p„+1) М, 7 или N =U,p

n " Е " п hU *

2 1

Из приведенных формул видно, что результат накапливается в счетчике без дополнительных вычислений, а коэффициент преобразования N /(n 6U ) яв1 ляется конструктивным параметром.

Блок 11 управления формирует сигналы управления работой преобразователя и может быть реализован, например, по схеме, приведенной на фиг. 3, состоящей из двух элементов И 15 и

16, первого 17 и второго 18 счетчиков, триггера 19 и двух формирователей 20 и 21 импульсов ° Прямой и 25 инверсный выходы триггера 19 являются. соответственно вторым и четвертым выходами блока 11 управления, Первому такту преобразования, длительность которого должна быть не менее периода Т, входного сигнала, соответствует состояние /=0 триггерр 19 второму — Q=I.

Длительности первого Тл и второго Т z тактов преобразования определяются емкостью счетчиков 18 и 17

35 соответственно. На выходе формирователя 20, который служит первым выходом блока ll управления, по окончации первого такта формируется им40 пульс установки в нулевое состояние счетчика 5. Выход формирователя 21 является третьим выходом блока 11 управления, который обеспечивает запись "0" в память шифратора 7 по

45 окончании второго такта преобразования.

Шифратор 7 обеспечивает запоминание числа р, сработавших в первом такте преобразования сравнивающих 50 устройств 2 и формирование двоичного кода числа (р„ +!), который сохраняется на выходе в течение второго такта. Он содержит триггеры 13 (элементы памяти), шифратор 12 и элемен- 55 ты И 14, первые входы которых являются информационными входами блока, вторые — входом разрешения приема

3 12з

Подставляя в формулы значения шага л11 квантования, время Т„ изме2 рения, с учетом зависимости частоты

f на выходе делителя 5 частоты от

2 управляющего кода и частоты f на его тактовом входе получаем

f (р +1) 1" Т я.. 22t. =U

----- †-- — x и . сР (и +1)

2 =1 п, г1

1323 4 информации, а выходы соединены с установочными входами триггеров 13, Входы установки триггеров 13 в нулевое состояние объединены и служат входом записи 0 . Выходы триггеров

13 соединены с входами шифратора 12 начиная с 2-го до п-го, а на 1-й вход постоянно подан сигнал Лог. 1", ф о р м у л а и э о б р е т е н и я

1. Преобразователь напряжения в код, содержащий источник опорного напряжения, делитель напряжения, первый вход которого соединен с общей шиной, а выходы — с первыми входами соответствующих сравнивающих устройств, вторые входы которых объединены и подключены к шине преобразуемого сигнала, а выхоцы соединены с соответствующими информационными входами частотно-временного умножителя, тактовый вход которого соединен с выходом генератора импульсов, сч=тчик, вход установки в нулевое состояние которого подключен к первому выходу блока управления, а выходы являются выходными шинами, отличающийся тем, что, с целью уменьшения погрешности преобразования, в него введены шифратор, цифро-аналоговый преобразователь, делитель частоты и переключатель, первый информационный вход которого объединен с входом опорного напряжения цифроаналогового преобразователя и подключен к выходу источника опорного напряжения, второй информационный вход — к выходу цифроаналогового преобразователя, выход — к второму входу делителя напряжения, а управляющий вход объединен с входом стробирования делителя частоты и подключен к второму выходу блока управления, вход которого соединен с выходом генератора импульсов, а третий и четвертый выходы — соответственно с входами записи нуля и разрешения приема информации .шифратора, информационные входы которого подключены к выходам сравнивающих устройств, за исключением последнего, а выходы соединены соответственно с цифровыми входами цифроаналогового преобразователя и управляющими входами делителя частоты, тактовый вход которого соединен с выходом частотно-временного умножителя, а выход — с счетным входом счетчика, S 1251323 Ь

2. Преобразователь по и, 1, о т — первого формирователя импульсов объел и ч а ю щ и Й с я тем, что в нем динен с первым входом второго элеменблок управления выполнен на двух та И, с вторым входом второго формиэлементах И, двух счетчиках, тригге- рователя импульсов„ подключен к инре и двух формирователях импульсов, 5 верспому выходу триггера и является выходы которых являются соответствен- четвертым выходом блока управления, но первым и третьим выходами блока вторые входы первого и второго элеуправления, первый вход первого фор- ментов И объединены и являются вхомирователя импульсов объединен с пер- дам блока управления„ а их вь ходы вым входом первого элемента И, с соединены соответственно с счетными первым входом второго формирователя входами первого и второго счетчиков, импульсов, подключен к прямому вы- выходы которых Подключены соответходу триггера и является вторым выхо- ственно к первому и второму входам дом блока управления, второй вход триггера, 1251323

Составитель В. Махнанов

Техред Л.Сердюкова Корректор Е, Сирохман

Редактор Н ° Слободяник

Подписное

Закas 4426/58 Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул, Проектная, 4