Аналого-цифровой преобразователь

Аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет повысить точность аналого-цифрового преобразования за счет введения дополнительного режима самокоррекции. Возможность эффективной самокоррекции обеспечивается тем, что веса разрядов аналого-цифрового преобразователя пропорциональны весам разрядов с иррациональными отрицательньГми основаниями . В режиме коррекции определяются коды погрешностей весов разрядов, которые записываются в оперативное запоминающее устройства. Перед началом режима коррекции ключ коррекции преобразования замыкается, ключ выборки и два ключа сброса замкнуты, а зарядные ключи разомкнуты. По команде делителя-распределителя импульсов KJnb4 выборки и два ключа сброса размыкаются , а на выходе генератора появляется экспоненцильный ток, который по команде блока управления через первый зарядньга ключ в течение определенного времени поступает на вход запоминающего элемента, затем аналого-цифровой преобразователь работает в режиме преобразования, за исключением случаев, когда корректируются нечетные разряды. В этом случае производится подзаряд запоминающего элемен-. та на величину, равную весу младшего разряда, если в конце последнего такта преобразования блок сравнения и триггер изменят свое состояние, то коррекции данного разряда не требуется и в соответствующую ячейку оперативного запоминающего устройства записывается О, в противном случае обеспечивается определениеи запись в соответствующую ячейку оперативного запоминающего устройства кода погрешности соответствующего разряда, который затем используется в режиме преобразования для соответствующего изменения длительности тактовых импульсов на выходе генератора. Результат преобразования в виде параллельного код а снимается по первьм выходным шинам, а в виде последовательного кода j- по i вторым выходньм шинам. Сигнал на входной шине определяет режим работы преобразователя . 2 з.п. ф-лы, 3 ил. С sэ ел ОР ю О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (51) 4 Н 03 М 1/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3809344/24-24 (22) 06,11,84 (46) 15,08.86. Бюл. 1Ф 30 (72) А.П ° Стахов, H.А,Соляниченко, В,В.Сержанов, В.В,Замчевский и С.И.Золотарев (53) 681.325 (088.81 (56) Авторское свидетельство СССР

1(- 911720, кл, Н 03 К 13/02, 1982.

Авторское свидетельство СССР

Ф 799!30, кл, Н 03 К 13/17, 1974, (54) АНАЛОГО-ЦИФРОВО11 ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение позволяет повысить точность аналого-цифрового преобразования за счет введения дополнительного режима самокоррекции. Возможность эффективной самокоррекции обеспечивается тем, что веса разрядов аналого-цифрового преобразователя пропорциональны весам разрядов с иррациональными отрицательными основаниями. В режиме коррекции определяются коды погрешностей весов разрядов, которые записываются в оперативное запоминающее устройство. Перед началом режима коррекции ключ коррекции преобразования замыкается, ключ Bbl борки и два ключа сброса замкнуты, а зарядные ключи разомкнуты. По команде делителя-распределителя импульсов ключ выборки и два ключа сброса раз мыкаются. а на выхопе генератора появ*

„„Я0„„! 251326 А 1 ляется экспоненцильный ток, который по команде блока управления через пер. вый зарядньп ключ в течение определен. .ного времени поступает на вход запоминающего элемента, затем аналого-цифровой преобразователь работает в режиме преобразования, за исключением случаев, когда корректируются нечетные разряды. В этом случае производится подзаряд запоминающего элемен-. та на величину, равную весу младшего разряда, если в конце последнего такта преобразования блок сравнения и триггер изменят свое состояние, то коррекции данного разряда не требуется и в соответствующую ячейку оперативного запоминающего устройства записывается О, в противном случае обеспечивается определение- и запись в со- С. ответствующую ячейку оперативного запоминающего устройства кода погрешности соответствующего разряда, который затем используется в режиме преобразования для соответствующего изменения длительности тактовых импульсов на выходе генератора, Результат преобIieet м разования в виде параллельного кода снимается по первым выходным шинам, фф а в виде последовательного кода ; по, ©) вторым выходным шинам, Сигнал на вход. ной шине определяет режим работы преобразователя. 2 з.п, ф-лы, 3 ил.

)25)326 жиме непосредственного преобразования входной аналоговой неличины И, в код

5 с иррациональным отрицательным основанием, Перед началом режима коррекции ключ 3 замыкается и входная шина подключается к шине "Земля", ключи 2,4, 10

7, замкнуты, ключи 8,9 разомкнуты.

По команде делителя-распределителя

14 импульсов ключи 2,4,7 размыкаются, а на выходе генератора !2 появляется экспоненциально падающий ток.

Коррекция начинается с третьего разряда, так как считаем, что дна младших разряда точные и в ячейках оперативного запоминающего устройства, соответствующих этим разрядам, записаны нули.

По команде с блока управления в такте, соответствующем третьему разряду, ключ 8 замыкается и заряжается запоминающий элемент 5, затем аналогоцифровой преобразователь работает в режиме преобразования, за исключением случаев, когда корректируются нечетные разряды. В этом случае производится подзаряд элемента 6 на вели30 чину, равную младшему разряду, Если на последнем такте режима преобразования триггер Il изменил свое состояние, то коррекпии этого разряда не требуется, его точность находится в пределах * 0,5 кванта младшего разряда, а в ячейку оперативного запоминающего устройства 19, соответствующую этому разряду, записывается нуль, В случае, когд". триггер 11 не изменил

40 свое состояние на последнем такте преобразования, имеет место отклонение веса этого разряда от номинального, Если на выходе блока 10 сравнения единица, то в знаковый разряд в ячейке оперативного запоминающего устрочства 19 записывается "+", если нуль, то — "-". Одновременно содержимое счетчика 15 увеличивается íà ) (в начальный момент содержимое счетчика равно нулю) и в третью ячейку оперативного запоминающего устройства 19 записывается содержимое счетчика 15, и вновь производится коррекция по описанному вьш е алгоритму, с учетом того, что на выходе операционного усилителя 16 появится управляющее напряжение и длительность стробимпульса, соответствующего третьему разря +1 f. +Р+1 о(=-о("с

Г

1 где о — вес 1 -ro разряда.

P р = 0,1,2..., Постоянная времени экспоненты связана .с частотой тактовых импульсов таким образом, чтобы порция заряда в каждом следующем такте была н .,618 раэ меньше, чем в предьдущем, Аналого-цифровой преобразователь работает в двух режимах: режим корИзобретение относится к вычислительной и цифровой измерительной тех нике и может быть использовано для преобразования. аналогоных величин в цифровые, Цель изобретения — повышение точности преобразования-, На фиг.) приведена функпиональная схема аналого-цифрового преобразователя на фиг.2 — то же,блока управления на фиг,3 — то же, делителя-распределителя импульсов, Аналого-цифровой преобразователь (фиг.!) содержит входную шину I, ключ

2 выборки, ключ 3 коррекции преобразования, первь.й ключ 4 сброса, первый 5 и второй 6 запоминающие элементы, второй ключ 7 сброса, зарядные ключи 8 и 9,блок

10 сравнения, триггер 11 генератор

12 экспоненциального тока, блок 13 управления, делитель-распределитель 14 импульсов, счетчик 15 операционный усилитель 16, генератор 17 тактовых импульсов, регистр 18 кода, оперативное запоминающее устройство 19, цифро аналоговый преобразователь 20, счетчик 21 адреса, шину 22 "Режим работы" первую 23 и вторую 24 ныходные шины.

Блок управления (фиг,2) содержит первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 25, элемент ИЛИ 26, триггер 27, нторой элемечт ИСКЛЮЧАЮЩЕЕ ИЛИ 28, коммутатор 29, первый — четвертый элементы

И 30-33, счетчик 34, дешифратор 35, пятьгй и meстой элементы И 36 37.

Делитель-распределитель импульсов (фиг.3) содержит первый — третий триг геры 38-40, элемент И 41, формирователь 42 импульсов, В аналого-цифроном преобразователе веса разрядов пропорциональны весам разрядов с иррациональными отрицательными основаниями {ИОО), Связь между весами разрядов определяется рекурентным соотношением рекции, в котором определяются коды

)погрешностей весов разрядов, и в ре125l376 4 по команде с блока 13 управления подзарядится элемент 5, при этом ключ 8 замкнется, а ключ 9 разомкнется.

Если напряжение на элементе 6 будет меньше, чем на элементе 5, то триггер ll останется в прежнем состоянии и в следующем такте не будет подзаряжаться ни один из элементов 5, . 6, а в следующем такте вновь подзаря10 дится элемент 6, и так будет до тех пор, пока напряжение на элементе 6 не станет больше, чем на элементе 5, После окончания преобразования ключи 2,8,9 останутся разомкнутыми, 15 а ключи 4,7 замкнутся. На последнем такте ключи 4,7 разомкнутся,а ключ 2 замкнется. Элемент 5 зарядится и начнется новый цикл преобразования. ду, увеличив ае тся, если в оперативном запоминающем устройстве 19 записан знак "-", и уменьшается, если "+", Если по окончании второго цикла коррекции триггер 11 вновь не изменит свое состояние, то содержимое счетчи ка 15 увеличится на 1 и в оперетивное запоминающее устройство 19 перепишется его содержимое, и вновь производится коррекция длительности стробимпульса, Так будет продолжаться до тех пор, пока триггер не изменит свое состояние на противоположное, тогда цикл коррекции данного разряда считается законченным, его вес соответствует истинному с погреш ностью 0,5 кванта младшего разряда а в третьей ячейке оперативного зало минающего устройства 19 будет хра— ниться код погрешности. 20

Аналогичным образом производится коррекция остальных разрядов.

Режим преобразования, Перед началом очередного цикла преобразования ключи 3,4,7,8,9 ра — 25 зомкнуты, а ключ 2 замкнут, На выходе счетчика 21 адреса набран код, соответствующий ячейке старшего разряда в оперативном запоминающем устройстве 19. При этом элемент 5 заря- 3g жен до напряжения равного входному, а элемент 6 разряжен до О. По команде начала преобразования ключ 2 размыкается, а ключ 9 замыкается, и в выходной шине генератора 12 экспонен-З5 циального тока появляется экспоненциально падающий ток. Одновременно на выходе оперативного запоминающего устройства 19 появляется код погрешности веса старшего разряда, что при-4О водит к появлению напряжения на выходе цифроаналогового преобразователя

20 и управляющего напряжения на выходе операционного усилителя 16.

По первому, после начала преобразо-45 вания, тактовому импульсу вырабатыв ается стробимпульс на выходе генератора

17 тактовых импульсов, скорректированный по длительности управляющим напряжением, вызывающий добавление эле-> менту 6 заряда, равного площади ограниченного стробимпульсом экспоненциально падающего тока.

Если после этого напряжение иа элементе 6 оказывается больше, чем на элементе 5, то блок 10 сравнения переводит триггер 11 в противоположное состояние: и в следующем такте

Формула изобретения

I,Анало го-цифровой преобразователь, содержащий ключ выборки, вход которо-

ro является входной шиной устройства, выход объединен с выходом первого зарядного ключа и подключен к первому входу блока сравнения, а через первый запоминающий элемент — к общей шине, второй вход блока сравнения подключен к выходу второго зарядного ключа, а через параллельно соединенные второй запоминающий элемент и первый ключ сброса — к общей шине, выход блока сравнения подключен к входу триггера, генератор экспоненциального тока, генератор тактовых импульсов, блок управления, первый выход которого подключен к информационному входу регист ра кода, отличающийся тем, что. с целью повышения точности преобразования, введены ключ коррекции преобразования, второй ключ сброса, делитель-распределитель импульсов, счетчик, операционный усилитель, цифроаналоговый 1 реобразователь, счетчик адреса, оперативное запоминающее устройство, выходы которого подключены к соответствующим информационным входам цифроаналогового преобразователя, первый управляющий вход объединен с управляющим входом цифроаналогового преобразователя входом счетчика адреса, первым входом блока управления и подключен к первому выходу делителя †распределите импульсов, адресные входы подключены к соответствующим выходам счетчика адреса, второй управляющий вход подключен к

1251326 второму выходу блока управления, информационные входы подключены к соответствующим выходам счетчика, вход которого подключен к третьему выходу блока управления, второй вход которого подключен к выходу блока сравнения, первый выход является первой выходной шиной преобразователя, третий вход подключен к выходу триггера, четвер- 10 тый вход объединен с управляющим входом регистра кода и подключен к второму выходу делителя-распределителя

HM11 jjJIbCOB IIHTbIH вход HBJiHP.TCH IUHHOH

"Режим работы", четвертый вход под- IS ключен к управляющему входу ключа кор:" рекции преобраз ов ания, выход ко торогo подключен к общей шине, а вход объединен с входом ключа выборки, управляющий вход которого подключен к 20 третьему выходу делителя-распределителя импульсов, четвертый выход которого подключен к управляющим входам первого и второго ключей сброса, вход второго ключа сброса подключен 25 к выходу ключа выборки, а выход — к общей шине, пятый выход делителя-распределителя импульсов подключен к входу генератора экспоненциального тока, выход которого подключен к вхо- 30 дам первого и второго зарядных ключей, управляющие входы которых подключены соответственно к пятому и шестому выходам блока управления, при этом выход цифроаналогового преобразователя подключен к входу операционного усилителя, выход которого подключен к входу генератора тактовых импульсов, выход которого подключен к первому входу делителя-рас- 40 пределителя импульсов, второй вход которого подключен к первому вьгходу регистра кода, вторые выходы которого являются вторыми выходными шина,ми преобразователя, 2. Преобразователь по п.1, о т— л и ч а ю шийся тем, что блок управления выполнен на первом и втором элементах ИСКЛ10ЧАЮЩЕЕ ИЛИ, элементе ИЛИ, первом, втором, третьем, 50 четвертом, пятом, шестом элементах

И, коммутаторе, счетчике, дешифрато— ре, триггере, счетный вход которого объединен со счетным входом счетчика и является первым входом блока управления, выход подключен к первому входу второго элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ, второй вход которого подключен к общей шине, выход подключен к первому входу коммутатора и первому входу элемента ИЛИ, выход которого подключен к информационному входу тригге— ра, второй вход объединен с вторым входом комму гатора и подключен к выходу первого элемента ИСК ЮЧАМЩЕЕ ИЛИ, первый вход которого является третьим входом блока управления и объединен с первым входом шестого элемента И, второй вход является вторым входом блока управления и объединен с первым входом пятого элемента И и первыми входами первого и второго элементов

И, вторые входы которых объединены с третьим и четвертым входами коммутатора и являются четвертым входом блока управления, выход коммутатора является первым выходом блока управления и подключен к третьим входам пер- . вого и второго элементов И, выходы которых подключены к соответствующим первым входам третьего и четвертого элементов И, выходы которых являются соответственно пятым и шестым выходами блока управления, вторые входы объединены и подключены к первому выходу дешифратора,второй выход которого подключен к вторым входам пятого и шестого элементов И, выходы которых являются соответственно вторым и третьим выходами блока управления, входы дешифратора подключены к соответствующим выходам счетчика, третьи выходы подключены к соответствующим информационным входам счетчика, уп-. равляющий вход которого является пятым входом и четвертым выходом блока управления, 3. Преобразователь по п,1, о т л и ч а ю шийся тем, что делитель-распределитель импульсов выполнен на элементе И, формирователе импульсов, первом, втором и третьем триггерах, тактовый вход первого из которьгх является первым входом делителя-распределителя импульсов, прямой выход первого триггера является первым вьгходом делителя-распределителя импульсов и подключен к тактовому входу второго триггера и первому входу формирователя импульсов, выход которого подключен к первому входу элемента И, выход которого является вторым выходом делителя-распределителя импульсов, второй вход — объединен с управляющим входом третьего триггера и подключен к инверсному выходу пер125!326 вого триггера, информационный вход третьего триггера является вторым входом делителя-распределителя импульсов, прямой выход третьего триггера является третьим выходом блока управления и подключен к второму входу 4!ор-. мирователя импульсов и первому установочному входу второго триггера, инверсный выход подключен к второму установочному входу второго триггера, прямой и инверсный выходы которого являются соответственно четвертым и пятым выходами делителя-распределителя импульсов, 1251 32б

Составитель В.Першиков

Техред Л.Сердюкова Корректор Е. Рощко

Редактор Н.Слабодяник

Заказ 442e/58

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауп ская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная,4