Декодирующее устройство
Иллюстрации
Показать всеРеферат
Изобретение является дополнительным к авторскому свидетельству № 702539 и при применении в цифровых системах передачи информации позволяет повысить помехоустойчивость декодирования. Устройство содержит генератор 1 сдвигающих импульсов , делитель 2 частоты, три регистра 3, 4, 5 сдвига, три сумматора 6, 7, 8 по модулю два, два мажоритарных элемента 9, 10, первый элемент 11 И, три блока 12, 13, 14 элементов И и первый счетчик 15. Благодаря введению четвертого регистра 16 сдвига, второго счетчика 17, сумматора 18, порогового блока 19 и трех элементов 20, 21, 22 И появляется возможность исправлять ошибки за счет дробления и искажения краев сигнальных импульсов и появления импульсов на месте сигнальных пауз. 3 ил. S (Л 1чЭ 01 ОЭ 4 ФмгЛ ГО
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
И A3TOPGH0MY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61> 702539 (21) 3831216/24-24 (22) 29. 12. 84 (46) 15.08.86. Бюл. № 30 (71) Ленинградский ордена Ленина электротехнический институт им. В. И. Ульянова (Ленина) (72) В. A. Галанина, А. С. Ибрагимов, В. Д. Лосев и В. М. Шамин (53) 621.394.14 (088.8) (56) Авторское свидетельство СССР № 702539, кл. Н 04 1 3/02, 03.04.78. (54) ДЕКОДИРУЮЩЕЕ УСТРОЯСТВО (57) Изобретение является дополнительным к авторскому свидетельству № 702539 и при
„„SU„„1251340 (5И 4 Н 04 1 17/30, Н 03 М 13/00 применении в цифровых системах передачи информации позволяет повысить помехоустойчивость декодирования. Устройство содержит генератор 1 сдвигающих импульсов, делитель 2 частоты, три регистра 3, 4, 5 сдвига, три сумматора 6, 7, 8 по модулю два, два мажоритарных элемента 9, 10, первый элемент 11 И, три блока 12, 13, 14 элементов И и первый счетчик 15. Благодаря введению четвертого регистра 16 сдвига, второго счетчика 17, сумматора 18, порогового блока 19 и трех элементов 20, 21, 22 И появляется возможность исправлять ошибки за счет дробления и искажения краев сигнальных импульсов и появления импульсов на месте сигнальных пауз. 3 ил.
125!340
Изобретение относится к вычислительной технике, может использоваться в системах передачи цифровых данных и является усовершенствованием устройства по авт. св.
Ха 702539.
Цель изобретения — повышение помехо5 устойчивости декодирования.
На фиг. 1 приведена функциональная схема декодирующего устройства; на фиг. 2, 3 -- функционирование устройства при наличии помехи для кода (7, 4). l0
Декодирующее устройство содержит генератор 1 двигающих импульсов, делитель 2 частоты, первый — -третий регистры 3 — -5 сдвига, первый- — третий сумматоры 6 — 3 по модулю два, первый и второй мажоритарные элементы 9, 10, первый элемент И 11, пер!
5 вый третий блоки 12 — 14 элементов И и первый счетчик 15, а также четвертый регистр 16 сдвига. второй счетчик 17, сумматор 18, пороговый блок 19, второй — четвертый элементы И 20 — 22. Первый вход первого сумматора 6 по модулю два является входом устройства, второй вход подключен к выходу первого регистра 3 сдвига, информационный вход которого соединен с Bblx()дом первого сумматора 6 по модулю два, а вход сдвига соединен с выходом генератора 1,, подключенный также к входу сдвига третьего регистра 5 сдвига и входу делителя 2 частоты. Выходы разрядов первого 3 и второго 4 регистров сдвига подключены к первым входам соответствующих блоков 2 и 3 элементов И, вторые входы которых обьединены и подключены к первому выходу первого счетчика 15. Выходы блоков 12 и 13 подключены к соответствующим входам второго сумматора 7 по модулю два, выходы которого вместе с последними выходами бло-g5 ков 12 и 13 соединены с входами первого мажоритарного элемента 9, выход последнего подключен к информационному входу второго регистра 5 сдвига и первому входу первого элемента И 11, второй вход которого подключен к первому выходу первого счетчика 15. Выходы разрядов третьего регистра 5 сдвига соединены с первыми входами третьего блока 14 элементов И, вторые входы которого объединены с входом сдвига второго регистра 4 сдвига и входом перво- 45 го счетчика 15 и подключены к первому выходу делителя 2 частоты, выходы третьего блока 14 элементов И соединены с входами второго мажоритарного элемента 10, выход которого подключен к первому входу третьего сумматора 8 по модулю два, выход ко- 50 торого соединен с информационным входом второго регистра 4 сдвига, выход которого подключен к второму входу третьего суммат ра 8 по модулю два. Кроме того, входы второго мажоритарного элемента 10 обьединены с входами сумматора !8, выход которого подключен к входу порогового блока 19, выход которого соединен с первым входом второго элемента И 20, выход которого объединен с выходом второго мажоритарного элемента 10. Второй вход второго и первый вход третьего элементов И 20, 21 объединены с входом сдвига четвертого регистра 16 сдви.-а и подключены к второму выходу делителя 2 частоты, первый выход которого соединен с вторым входом третьего элемента
И 21. Выход последнего подключен к входу второго счетчика 17, выход которого соединен с первым входом четвертого элемента
И 22, выход которого является выходом устройства, второй и третий входы элемента
И 22 подключены соответственно к второму выходу первого счетчика 15 и первому выхолу четвертого регистра 16 сдвига, второй выход которого соединен с третьим входом третьего элемента И 21, четвертый вход которого объединен с информационным входом четвертого регистра 16 сдвига и подключен к выходу первого элемента И 11.
Делитель 2 частоты по второму выходу имеет в 1,5 раза больший коэффициент деления, чем по первому.
Устройство работает следующим образом.
Частота сдвигающих импульсов с генератора 1 в k раз превышает входную частоту импульсной последовательности, поэтому каждой позиции кодовой комбинации отводится к разрядов регистра 3, счетчик 15 открывает блок 12 и запирает блок 13.
Сумматор 7 выполняет k проверок для каждой позиции. Сигнал с мажоритарного элемента 9 записывается в регистр 5. Спустя
k тактов от начала декодирования в регистр
5 записывается выходной сигнал мажоритарного элемента 9 по первой позиции кода.
В это время сигнал с делителя 2 частоты поступает на блок 14, содержимое регистра 5 одновременно приходит на мажоритарный элемент 10. Если на его входах единиц больше H tlH p3BHo HHc«v (+ 1 ), гистр 4 сдвига записывается «!». При каждом нечетном поступлении сигнала на блок
14 поступает сигнал на элемент И 20, который открывается если на входе сумматора
18 единица больше или равна числу (), и в регистр 4 сдвига записывается вторая позиция первого разряда. Спустя k.n тактов, где n — длина кода, в регистр 4 записывается вся комбинация. В это время сигнал со счетчика 15 запирает блок 12 и открывает блок 13 и элемент И 11. Сумматор 7 проверяет кодовую комбинацию, а мажоритарный элемент 9 решает по большинству единиц или нулей соответствие данной позиции. После этого нечетная позиция проходит через элемент И 11 в регистр 6, а каждая четная на элемент 21, в которых происходит сравнение нечетной позиции с четной. Счетчик 17 подсчитывает число совпадений и, если все
1251340
Формула изобретения о I с с
6 о ! а а с о о 1 д !О Р а О,!
<о! о 0,0! 0 1! ж <о 0 <о О 0 а о О 0 0 и а 0 0 а
<< 1 о <о! а о
<о) <о
<0 0 <О) а с
I! О <0) о о
1!
П! С 0 !
0 а
0 <а) а о а о а
0 I! г!иг. 2
3 позиции совпадают, открывает элемент И 22, на который в этот момент поступает сигнал со счетчика 15, после чего комбинация проходит на выход устройства.
Фиг. 2 и 3 иллюстрируют декодирование в случае дробления и искажения краев импульсов и появление импульсов на месте пауз для кода (7,4) (т.е. k = 7).
Здесь: а — сигнал, соответствующий переданной комбинации 1011000; б — посту- 10 пающая в декодирующее устройство последовательность, искаженная помехой.
Пусть каждой позиции кода отводится пять ячеек регистра сдвига 3 (т.е. k = 5).
Тогда: в — сигнал в первых ячейках каждой пятерки по позиции кода в регистре 2; г, д, е, ж — сигналы во вторых, третьих и т.д. ячейках соответственно; з — сигнал в первых ячейках каждой пятерки по позиции кода на выходе регистра 5; и, к, л, м — сигналы во вторых, третьих и т.д. ячейках на выходе регистра 5; н — сигнал на выходе мажоритарного элемента 10; о — сигнал на выходе элемента И 11; п, с — сигнал в первой и второй ячейках каждой пары «нечетчет» по позиции кода в регистре 4; р — ко25 довая комбинация, записанная в регистре 16; m — сигнал, поступающий с регистра
16 в элемент И 21, Следовательно, после сравнения на элементе И 21 комбинаций, о, m для случая, изображенного на фиг. 2, открывается элемент И 22 и на выходе имеем правильно принятую кодовую комбинацию 1011000.
Для случая, изображенного на фиг. 3, элемент И 22 не открывается и будет зафиксирована обнаруженная ошибка.
Декодирующее устройство по авт. св. № 702539, отличающееся тем, что, с целью повышения помехоустойчивости декодирования, в него введены четвертый регистр сдвига, второй счетчик, пороговый блок, второй, третий и четвертый элементы И и сумматор, входы которого объединены с входами второго мажоритарного элемента, выход сумматора соединен с входом порогового блока, выход которого подключен к первому входу второго элемента И, выход которого объединен с выходом второго мажоритарного элемента, второй вход второго и первый вход третьего элементов И объединены с входом сдвига четвертого регистра сдвига и подключены к второму выходу делителя частоты, первый выход которого соединен с входом третьего элемента И, выход которого подключен к входу второго счетчика, выход которого соединен с первым входом четвертого элемента И, выход которого является выходом устройства, а второй и третий входы подключены соответственно к второму выходу первого счетчика и первому выходу четвертого регистра сдвига, второй выход которого соединен с третьим входом третьего элемента И, четвертый вход которого объединен с информационным входом четвертого регистра сдвига и подключен к выходу первого элемента И.
1251340
О (О) (О) (0) ц 1 (0 т
Редактор Н. Слободяник
Заказ 4427/59 ц 1
В 1 г д е
Составитель О. Ревинский
Техред И. Верес Корректор Л. Пилипенко
Тираж 624 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5
Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4