Устройство для сопряжения источников и приемников с магистралью

Устройство для сопряжения источников и приемников с магистралью

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано для сопряжения, например , цифровых измерительных приборов с магистралью приборного интерфейса. Целью изобретения является сокращение аппаратурных затрат устройства. Поставленная цель достигается тем, что в устройство, содержащее мультиплексор , регистры данных источников и приемника, регистр адреса, дешифратор адреса, регистр прерываний и блок дешифрации управляющих сигналов, введены две группы элементов И и элемент ИЛИ. 1 з.п. ф-лы, 4 ип. с (О

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (У4С06 F 13 10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ;-, ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3769770/24-24 (22) 18.07.84 (46) 23.08.86. Бюл. Р 3 1 (71) Пензенский филиал Всесоюзного научно-исследовательского технологического института приборостроения (72) Л.Л .Лебедев и А.А.Шульман (53) 681 ° 325 (088.8) (56) Приборы и техника эксперимента, 1980, У 5, с. 74-79.

Авторское свидетельство СССР

Ф 851388, кл, G 06 F 3/04, 1979. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ИСТОЧНИКОВ И ПРИЕМНИКОВ С МАГИСТРАЛЬЮ

„„SU 252 A1 (57) Изобретение относится к области вычислительной техники и может быть использовано для сопряжения, например, цифровых измерительных приборов с магистралью приборного интерфейса.

Целью изобретения является сокращение аппаратурных затрат устройства.

Поставленная цель достигается тем, что в устройство, содержащее мультиплексор, регистры данных источнико.: и приемника, регистр адреса, дешифратор адреса, регистр прерываний и блок дешифрации управляющих сигналов, введены две группы элементов И и элемент ИЛИ. 1 э.п. ф-лы, 4 ил.

1252 i88

И «< р< гение < тн<1< ит< я h вычи<.лительш<й техникe и может Г ITb использовано н системах магистральной структуры для сопряжения приемникон и источников информации, н частности серийно выпускаемых цифровых измерительных приборов с магистралью приборного интерфейса °

Цель изобретения — сокращение аппаратурных затрат. 1О

На фиг.l представлена блок-схема устройства; на фиг.2 — функциональная схема блока дешифрации управляющих сигналов; на фиг.3 и 4 — временные диаграммы обмена данными с при- 15 емниками и источниками.

Устройство содержит (фиг.l) блок 1 связи с магистралью, блок 2 дешифрации управляющих сигналов, вход 3 сигнала прерывания блока 1, элемент 20

ИЛИ 4, мультиплексор 5, регистр 6 данных приемника, регистр 7 адреса, регистр 8 прерываний, регистр 9 данных источника, первую группу элементов И 1О, дешифратор 11 адреса, вто- 2 рую группу элементов И 12, блок 13 приемника, блок 14 источника, шину 15 данных на передачу, шину 16 адресданные на прием, шину 17 управления, шину 18 местных сообщений, шину 19 30 синхронизации, шину 20 данных источника, шину 21 данных приемника.

Блок 2 дешифрации управляющих сиг1налов (фиг.2) состоит из формирователя 22 импульса включения питания, элементов НЕ 23-26, элементов

ИЛИ-НЕ 27 и 28, элементов И 29-45, первого, второго, четвертого, шестого, пятого и третьего триггеров

46-51, элементов 52-54 задержки, эле- 40 ментов И-НЕ 55"58 и элемента ИЛИ 59.

На фиг.2 показаны линии 60-68 группы управляющих входов блока 2, линия (шина) 69 входа синхронизации, линия 70 входа сигнала режима работы блока 2, линии 71-74 первой группы выходов блока 2, линии 75-85 второй группы выходов блока 2 и линия 86 выхода сигнала аварий блока 2.

Дешифратор сигналов приема байта построен на элементах НЕ 23, И 31, 32, 36 и 37 и элементе ИЛИ-НЕ 28, входы его образованы линиями 6 1-63, а выходы — выходами элементов И 32, ИЛИ-НЕ 28, И 36 и 37.

Дешифратор сигналов состояния состоит из элементов HE 25, И 29, 33 и 35, И-НЕ 55 и 58, элементов 52 и

53 задержки. Первый-пятый входы дешифратора «брав< наны линиями 71 и 69, входами эдеме«тов 53 задержки, И-HE

58 и линией 60, а первый-четвертый выходы — выходами элементов И 35, 29, 33 и И-НЕ 5 .

Дешифратор сигналов сброса организован на элементах HE 26, И-НЕ 56 и 57 и И 39 и 40. Его пять входов соединены соотнетстненно с первым выходом дешифратора сигналов состояния (ныход элемента И 35), с прямым и инверсным выходами первого триггера 46, выходом первого элемента И 30 и линией 70, а группа выходов образована выходами элементов И 39 и 40.

Элементы И 41-44 образуют дешифратор сигналов передачи байтов: их выходы образуют группу выходов дешифратора, а первый-четвертый входы соединены с линией 70, прямым и инверсным выходами триггера 46 и выходом элемента НЕ 24.

Первый-четвертый элементы И обозначены на фиг.2 позициями 30, 34, 45 и 38.

Устройство работает следующим образом.

При включении питания все элементы устройства по сигналу "Проп" устанавливаются в исходное состояние, н блоке 2 формируется сигнал готовности в линии 72, который по шине 18 поступает в блок 1.

Режим работы устройства определяется первичным адресом, поступающим через блок 1 из магистрали приборного интерфейса (не показано). При поступлении первичного адреса приемника в блоке 1 происходит сравнение пришедшего кода с адресом устройства. В случае совпадения осуществляется функциональное подключение устройства к магистрали приборного интерфейса и оно настраивается на прием информации. Следующим байтом на устройство поступает вторичный адрес, который задает адрес принимающего блока 13. Этот адрес записывается в регистр 7. При наличии нуля в разряде Р регистра 7 на дешифратора 11 осуществляется дешифрация пришедшего кода адреса. Блок 1 вырабатывает сигнал в линии 63, свидетельствующий о готовности устройства к приему информации. Поступающие затем байты сообщения заносятся на регистр б данных приемника, на который может

12; ;, быть записанс такое количест((! б;(йтов, которое способна парал (ельно

t пропустить шин» 21 данных приемника: (обеспечивается занесение в på..t.ñòð 6 двух байтов). Занесение каждог. байта в регистр 6 осуществляется ло сигналам "Прием 1 байта", "Прием 2 байта" (линии 81 и 82), которые поступают по шине 19 из блока 2, где они формируются по сигналам в линии 10

63, сопровождающим прием каждого байта. Сигнал в линии 72 сб(расьн(ается по сигналу в линии 63 при приеме каждого байта и вновь устанавливается по сигналу в линии 61. Прием послед- (5 него байта сопровождается сигналом в линии 62, поступающим через бл,к 1 с магистрали приборного инте(э!((е :(ca.

По сигналу "Прием последнего бай(а" блок 2 формирует на линии 83 сиг- 20 нал Открыть ключи данных приемника", который открывает элементы И 10, и слово поступает с регистра 6 на шину 21 данных приемника, Одновременно по сигналу последнего в линии 62 25 блок 2 формирует в линии 84 сигнал

11 11

Запрос, которыи открывает эл менты И 12, разрешая тем самым пел".дачу строба запроса приемника с выхода дешифратора 11 на выбранный 0 блок 13, По сигналу с выхода дешифрат эра 11 на блок 13 заносятся байты д; нных с шины 21. Блок 13 после приема слова данных формирует сигнал Ответ ко35 торый по линии 69 поступает (огическим нулем на вход блока 2, свидетельствуя о приеме данных. В случае непоступления сигнала "Ответ блок 2 формирует в линии 86 сигнал

tt tt

Авария, который заносится на регистр 8.

Работа устройства в режиме передачи данных от блока 14 источника на магистраль приборного интерфейса

45 задается первичным адресом источника, который, поступая на блок 1, подключает устройство к магистрали приборного интерфейса и настраивает блок 1 на передачу информации из устройства. По поступающему затем вторичному адресу, аналогично с режимом ,приема данных, осуществляется обращение к выбранному блоку 14 при наличии нуля в заданном разряде регистра 7 или к регистру 8 прерываний, при наличии единицы в этом разряде.

Блок 14 источника, получивший сигнал запроса от дешифратора 11, уста((((в((((в((в i(а (((и(((. 20 сл(эво далнь(х и, !(» л ((рус; (линии 59 сигнал "Ответ, к((т рый поступает н» блок 2 где по

t:-<;;у сигн- .лу в лини(» 8(устанавлив:-.ется пгнал Занести слово", стробирующий запись с (она в регистр 9.

По сигналам "Пс1((дача 1 байта", "Пеэсдача 2 банта" (линии 79 и 80) бло2 записанное pt .гистре 9 слово лобай-.но передается через мульти;(лексор 5 в бл к 1 и далее на маги:траль приборного интерфейса. Передача последнего байта данных источ(шка сопровождается сигналом в ли((èè 74.

Передача содержимого регистра 8 (I e. рываний эсуществляется аналогич.(:>. В .этом случае в поступающем вто: ном адресе бит разряда P регист7 должен быть равен единице. Длирегистра 8 прерываний может быть .ьэв(.а числу используемых блоков 13

TIpHI:-MHHEoB и источников плюс цин разряд для хранения сигнала ! tl Авария . поступающего с блока 2 по линии 86. (1тение регистра 8 осуществляется аналогично чтению регистра 9.

С. †.налы персдачи байтов "Передача айта пр(р". Передача 2 байта прер"

4"рмируется в блоке 2 на линиях 77

;8.... .лок 2 формирует также в ли.((л:.- 75 и 76 сигналь(сброса байтов рс:истра 8 г(о мере их передачи на

:.(агистраль приборного интерфейса. (П,(ел(=менте H. 11t 4 формируется обобхс((н((й c((ãíàë прерывания, который по.тупает через блок 1 на ма.-истраль.

Предлагаемая структура регистра..э(и сигналов прерывания позволяет обслужи(зать запрос на прерывание, а

-.анже вести опрос готовности путем периодического чтения содержимого регистра 8 прерываний.

Все подключаемые к устройству блс.ки 13 и 14 представляют собой приеники и источники информации. Кажрый блок принимает на свой регистр с.зово даннь(х, параллельно поступающее с шины 21 данных приемника, либо выдает со своего регистра слово данных на шину 20. Передача и прием сопровождаются служебным сигналом запроса дешифратора 11, который адресует выбранный блок 13 и 14 (при- емник или источник) и сигналом

Ответ, который формируется на линии 69 выбранным блоком. Поступлени сигнала "Ответ" на блок 2 свидетель5

S l2 (! в () (It °,((:(ю ((tltttt ((t tt J)j tttt() t (1 б!г<)— ((! t(У (Г Р(! < f t! У tl РИ()(: Т У И!) Е ktkt< ЭТ() Г() ((!гнала k(tlat ll(añ т в блоке 2 формиров л нг(е с ((! i Ia!ta (((ар!(я 1 Ic ()T() phk}1t иО ступает и» вх()ц регистpt прерываний ио линии 86.

Работа блока 2 рассматривается на примере обмена днухбайтными словами с пятнадцатью функиионaJIk Hb(MH блоками 3 и 14 приемниками и источниками. Блок 2 работает следующим образом.

По включении питания отрицательный импульс с выхода формирователя 22 поступает ио линии 71 на блок 1 и на вход элемента И 35, на выходе которого формируется обобщенный сигнал

Сброс" — логический нуль. По этим сигналам осуществляется установка исходное состояние всех элементов устройства. По сигналу Сброс", поступающему на вход установки в единичное состояние триггера 51, на линии 72 устанавливается сигнал готовности — логическая единица, передаваемый в блок 1.

В режиме приема данных по шине 17 на входы элементов И 31 и 32 поступает сигнал с линии 63 — логическая единица ири приеме каждого байта данных. При отсутствии сигнала в линии

62 (признак приема последнего (второго) байта} и при поступлении сигнала ио линии 6 1 на выходе элемента И 36 устанавливается логическая единица — сигнал "Прием 1 байта", который по шине 19 разрешает занесение в рог((стр 6 первого байта данных.

При поступлении сигнала в линию

6? (логическая единица) и при поступлении сигнала в линию 61 на выxone элемента И 37 устанавливается сигнал (логическая единица) "Прием 2 байта . По этим сигналам логический нуль с выхода элемента ИЛИ-НЕ 28 поступает на вход установки в нулевое состояние триггера 51, сбрасывая тем самым сигнал в линии 72. Триггер 51 взводитсгг ири поступлении на синхронизирующий вход сигнала с линии 61.

При возбужденном выходе элемента И 32 взводится триггер 47 и логическая единица с его выхода (сигнал "Открыть ключи данных приемника" поступает по линии 83 на элемент И 10, разрешая ггоступление данных на шину 21 данных приемника. По сигналу в линии 61 на последнем принятом байте данных взво15

55 и(гт(я тр)(! гер 9, и сигнал (. егс ktkl х ))(а чере э)(ел(е((т !!7!!! 59 и(ступает ио линии 84 kka элементы И 12, разрешая тем самым передачу сигнала запроса с выхода дешифратора 11 на выбранный блок 13 ггриемника. Поступающий по линии 69 сигнал "Ответ" (логический нуль) через элемент И 29 сбрасывает триггеры 47 и 49, сообщая тем са((ым об окончании приема данных на блок 13 приемника.!

В режиме передачи данных по переднему фронту сигнала в линии 64 при наличии нуля в разряде P регистра 7 (линия 70) взводится триггер 48. На его выходе устанавливается логическая единица, которая, поступая через элемент ИЛИ 59, разрешает выдачу с выхода дешифратора 11 сигнала запроса через элементы И 12. По сигналу "Ответ" сбрасывается триггер 48,и на элементе 52 задержки, элементах И 33 и 34, элементе HE 25, элементе И-НЕ

55 формируется сигнал "Занесение слова — логическая единица, который поступая по линии 85, заносит на регистр 9 слово, установленное на шине 20 выбранным блоком 14. Одновременно взводится триггер 50, на выходе которого устанавливается сигнал (логическая единица), который по линии 73 поступает в блок 1. По завершении занесения данных на регистр 9 через временный интервал, определяемый элементом 52 задержки, сбрасывается триггер 48. При сброшенном триггере 46 (на инверсном выходе— сигнал логической единицы) и при наличии единичного сигнала в разряде Р регистра 7 на элементе И 44 формируется сигнал "Передача 1 байта", который, поступая по линии 79 на мультиплексор 5, разрешает передачу на блок 1 первого байта данных источника. По окончании передачи байта по сигналу, поступающему по линии 66, сбрасывается триггер 50, снимая сигнал с линии 73. По сигналу в линии 68 взводится триггер 46 (на прямом выходе устанавливается логическая единица) и на элементе И 43 формируется сигнал "Передача 2 байта", поступающий по линии 80 на мультиплексор 5.

Одновременно по единичному сигналу с прямого выхода триггера 46 вновь вэводится триггер 50, на его прямом выходе устанавливается единичный сигнал, выдаваемый в линию 73, 1 2 " .7 " . 2 в и н(лхсд(н бл(ка связи с магистралью, м: 2д син2рь((аизации — с выходами сигнала ответа источников и приемников, а нторая группа выходов — с управляющими входами регистра адреса, дешифрятора адреса, регистров данных источника и приемника, регистра прерываний и мультиплексора, о т л и— ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены две группы элементов И и элемент ИЛИ, причем информационный вход регистра прерываний подключен к выходу сигнала аварии блока дешифра(ции управляющих сигналов, вторая группа выходов которого подключена к ..правляющим входам элементов И первой и второй групп и входу сброса регистра прерываний, группа выходов которого соединена с вторым информационным входом мультиплексора и группой входов элемента ИЛИ, выходом подключенного к входу сигнала прерываний блока связи с магистралью, информационные входы элементов И первой группы соединены с выходом регистра данных приемника, а выходы с информационными входами приемников, информационные входы элементов И горой группы подключены к выходам дешифратора адреса, а выходы — к входам запроса соответствукщих приемников и источников, вход сигнала режима работы блока дешифрации управляющих сигналов соединен с соответствующим разрядом группы выходов регистра адреса, стробирующий вход которого соединен с выходом сигнала сопровождения адреса блока связи с магиствалью.

П 12 и и (12 г,(2 а (l P l l (I (J I P.,(l н Р 2 (2 б а (I т а 12 Р— гистра 9 на 2!2P2ir»т . 1! 58 н . нре2ленной 2Пдержке на элементе 53 заде12жки формируется сигнал "Передача за11 кончена, кот(.рый, поступая на элемент И 35, формирует обобщенный curIf II нал Сброс (логический нуль), по которому сбросятся все элементы уст ройства. Передача последнего байт» сопровождается сигналом в линии 74, 1Q который формируется по сигналу в линии 67 на элементе И 38, с выхода которого поступает в блок 1 по линии 74. Чтение регистра 8 прерываний осуществляется аналогично. В этом 15 случае разряд P регистра 7 равен единице и триггер 50 взводится при совпадении на элементе И 34 сигналов линий 65 и 64. Сигнал "Передача

1 байта прерывания" формируется Hà 2п элементе И 42 при сброшенном триггере 46. На элементе И 41 форьыруется сигнал "Передача 2 байта прерывания, сигналы, поступая на мультиплексор 5 по линиям 77 и 78, разрешают переда- 25 чу содержимого регистра 8. После передачи каждого байта на элементах

И-НЕ 56, И 39, И-НЕ 58, И 40 формируются сигналы "Сброс 1 байта прерывания" и "Сброс 2 байта прерывания" gp (линии 75 и 76).

1. Устройство для сопряжения источников и приемников с магистралью, содержащее регистры данных источников, соединенные информационным входом с информационными выходами источников, регистр прерываний, соеди- 4О ненный группой информационных входов с выходами запросов прерывания источников и приемников, регистр данных приемника и регистр адреса, информационные входы которых соединены с информационным выходом блока связи с магистралью, дешифратор адреса, группой информационных входов подключенный к группе выходов регистра адреса, мультиплексор, выход которого соединен с информационным входом блока связи с магистралью, а первый информационный вход — с выходом регистра данных источника, и блок дешифрации управляющих сигналов, группа 5 управляющих входов и первая группа выходов которого соединены соответственно с группами управляющих входов

Формула и з обретения

2. Устройство по и.1, о т л и ч а ю щ е е с я тем, что блок дешифрации управляющих сигналов содержит шесть триггеров, дешифратор сигналов приема байта, дешифратор сигналов состояния, дешифратор сигналов сброса регистра прерывания, дешифратор сигналов передачи байтов, формирователь импульса включения питания, элемент ИЛИ, элемент задержки, четыре элемента И, элемент ИЛИ-НЕ и элемент НЕ, причем первый-четвертый входы дешифратора сигналов состояния подключены соответственно к выходу, формирователя импульсов включения питания, входу синхронизации блока и прямому и инверсному выходам первого триггера, первый выход — к входам а 12527 сброса первого и второго триггеров, входу установки третьего триггера и первому входу дешифратора сигналог: сброса прерывания, второй и третий входы которого подключены к прямому и инверсному выходам первого триггера, а четвертый и пятый входы — соответственно к выходу первого элемента И и синхровходу первого триггера и к входу сигнала режима работы 10 блока, информационному входу четвертого триггера, входу элемента НЕ и первому входу дешифратора сигналов предачи байтов, второй и третий входы которого соединены соответственно с прямым и инверсным выходами первого триггера, а четвертый вход — с выходом элемента НЕ и первым входом второго элемента И, вторым входом подключенного к четвертому выходу и ин- 2О формационному входу первого триггера, 1а выходом — к первому входу элемента

ИЛИ-НЕ, выход которого соединен с установочным входом пятого триггера, а второй и третий входы — соответст- р венно с прямым выходом первого триггера и выходом третьего элемента И, первый вход четвертого элемента И соединен с прямым выходом первого триггера, второй и третий выходы де- щб шифратора сигналов состояния соединены соответственно с входами сброса втор и о и шестого триггеров и с входом сброса четвертого триггера, а четвертый выход — с первым входом третьего элемента И, второй вход которого подключен к выходу четвертого триггера и первому входу элемента ИЛИ, выходом соединенного через элемент задержки с выходом сигнала аварии 4О блока, а вторым входом — с выходом () 8 10 шестого триггера, информационный вход которого подключен к выходу второго триггера, синхровходом соединенного с первым выходом дешифратора сигналов приема байтов, второй выход которого подключен к входу сброса третьего триггера, информационные входы третьего и второго триггеров, установочные входы второго, первого, четвертого и шестого триггеров соединены с шиной логической единицы, информационыый вход пятого триггера подключен к шине логического нуля, синхровходы третьего и шестого триггеров соединены с первым входом дешифратора сигналов приема байтов и группой управляющих входов блока, третий вход второго элемента И соединен с первым входом второго элемента И, синхровходом четвертого триггера и группой управляющих входов блока, второй и третий входы дешифратора сигналов приема байтов, пятый вход дешифратора сигналов состояния, четвертый вход второго элемента И, вторые входы первого и четвертого элементов И и синхровход пятого триггера соединены с группой управляющих входов, выходы формирователя импульса включения питания, третьего и пятого триггеров и четвертого элемента И образуют первую группу входов блока, третий и четвертый выходы дешифратора сигналов приема е байтов, выход второго триггера, выход элемента ИЛИ, выход третьего элемента И и группы выходов дешифраторов сигналов передачи байтов и сброса регистра прерываний образуют вторую группу выходов блока.

Прои иа иину 7g

6У

Om дл

85 ину 19

Запрос (ofr7 l5 и 1 7 1

Мино Я1 (данн

Зля пааемник

Отде,7 (линия б9) Запрос (om dn. 12 шейна Л ( усп1оюа ка

Оглдет !. чн,, я 69

Фиг 9 „îñòë витель В, Бертлиб

Те р ед В. Кадар

Корректор С.Черни

:.;акч э о П,. абраг

Тираж 671

ВНШ1ПИ Государственного комитета СССР по делам иэобретений и открытий

113035, Москва, Ж- ., Раушская наб., д. 4! 5

Подписное

Г. = з... †- с. но-толиграйичес:ое предприятие, г.ужгород. ул, Проектная, 4