Устройство для контроля логического состояния элементов цифровых объектов

Устройство для контроля логического состояния элементов цифровых объектов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля выходных уровней цифровых блоков, модулей, ячеек и микросхем. Цель изобретения - расширение функциональных возможностей устройства за счет обеспечения возможности выявления отрицательных уровней и уровней, превышающих уровень логической едини11гы на выходах цифровых объектов, и за счет обеспечения автоматического контроля выходных уровней сравнением с эталонными уровнями . Устройство содержит два резистора , пять компараторов, источник положительных опорных уровней, источник отрицательных опорных уровней, переключатель типа логики, регистр, задатчик пускового сигнала, блок управления и анализа, блок индикации. За счет введения двух дополнительных компараторов обеспечивается возможность контроля отрицательных уровней и превьппения уровня логической единицы . Введение регистра, блока управления и анализа и задатчика пускового сигнала обеспечивает возможность контроля выходных уровней цифровых объектов , что расширяет фуьгкциональные возможности устройства. 1 3. п. ф-лы, ,2 ил., 1 табл. с 8 (Л

СОЮЗ СОВЕТСКИХ

СОШ4АЛИСТИЧЕО (ИХ

РЕСПУБЛИН ()9) (!!) n!) 4 G 06 F 15 46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

34В )) ..

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3810166!24-24 (22) 06. 11.84 (46) 23.08.86. Бюл. Ф 31 (72) А.С.Алексеев, А.А.Филимонков, В.Д.Комаров и Н.В.Романов (53) 62 1.3 17.799(088 .8) (56) Индикатор логических состояний.Электроника, 1977, Ф 5, с. 58.

Динамический логический пробник.—

Электроника, 1980, У 16, с. 61, (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКОГО СОСТОЯНИЯ ЭЛЕМЕНТОВ ЦИФРОВЫХ

ОБЪЕКТОВ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для контроля выходных уровней цифровых блоков, модулей, ячеек и микросхем. Цель изобретения расширение функциональных возможностей устройства эа счет обеспечения возможности выявления отрицательных уровней и уровней, превышающих уровень ло) ической единицы на выходах цифровых объектов, и эа счет обеспечения автоматического контроля выходных уровней сравнением с эталонными уровнями. Устройство содержит два резистора, пять компараторов, источник положительных опорных уровней, источник отрицательных опорных уровней, переключатель типа логики, регистр, задатчик пускового сигнала, блок управления и анализа, блок индикации. За счет введения двух дополнительных компараторов обеспечивается воэможность контроля отрицательных уровней и превышения уровня логической единицы. Введение регистра, блока управления и анализа и задатчика пускового сигнала обеспечивает возможность контроля выходных уровней цифровых объектов, что расширяет функциональные возможности устройства. 1 з. и. ф-лы,,2 ил., 1 табл, 1 1252793 з

Изобретение относится к автоматике и вычислительной технике и может быть

ИСПОЛЬЗОВсЗНО ДЛЯ КОНТРОЛ(1 ВЫХОДНЫХ уровней цифровых блоков, модулей и микросхем. 5

Цель изобретения — расширение функциональных возможностей устройства за счет обеспечения возможности выявления отрицательных уровней и уровне > превышающих уровень логической единицы на выходах цифровых объектов, и за счет обеспечения автоматического контроля выходных уровней сравнением с эталонными уровнями.

На фиг.1 приведена схема устройст- 15

Гв, на фиг.2 — схема блока управления, Устройство (фиг. 1) содержит вход

1, первый резистор 2, четвертый 3, первый 4„ второй 5, третий 6 и пятый

7 к .(((араторы, второй pcç)(< тор 8 ((ы- 20 сокоомный), источник 9 положительнь(х

Опорных Уровней, переключатель 10 тиl!а т(ОГикll истОчник 1 1 Отрицат(>ль ных опорных уровней, регистр 2, задатчик !3 пускового сигнала, блок 1 1 25 управления и анализа, блок 15 индикацип, !

)лок 17) управления и анализа ((1)1fI . 2) соде13ж(17 счел Гик 6 адреса, первый элемент 17 задержки, блок 18 30 постоянной памяти, преобразователь

19 кодов, э пем((нт 20 cpa()((el(I()f, Dтриггер 21, (зторой элемент 22 задержки, формирователь 23 сигнала сброса, третий элемент 24 задержки.

Устройство работает следукщим обраэoм.

В РЛСПОРЯжС l(TT(f 0(TO P3TPI)а НсЗ ХОДИТ

С Г(1)1 (0 1 Н С С Т 1(с(Г> Г: К 3 )3 Л сЗ () Т (3 () б Ъ (3 К Т а К 0 Нтj7()ГIЛ (1 д(lаг((0стllкн и (31(д(cх(мы рас40 и (>л Ож е 1 ((l я и ((к р 0 с х е м l T !3 а дц О э л е м е 11 т О (3 на плате с ()анесеьп(ыми на ней пронумерованными то((1(((мш, уровень на((ряжения которых необход((м(? Ko((TpoJI(fpo(! JTI> в процессе контроля или диагностики

45 объекта °

Опертгор устанавливает вход 1 устройства на нерву(о контролируемую точку . ВхОдная )f (((!)Op! (сз(71(я ч с р с э р (. 3 11(77 Ор

2 поступает нс(вторые входы комисзра3-7 (1 1(а Oglf(((лэ Ifb(f3OjJOl3 в(>(сокосмного резистора 8. Компараторы 37 предназнас(е(1((д:(я регистрации уровней логических нулей, c!Ill(i(Ill, уровНЕй, ((РЕ(зищ,с(НЦ((Х ЛОГИ (CÑT(ÓT(J ЕД((НИЦУ, Отрицател((!Ь;.,: J j с)1(1(в! l I! !ll!(O(((3HMT(C>

gwTcaforo cocrn)IT(If(3 на входе устройства. Принцип Дсиствllя ком(ьараторов

3-7 зависит от схемы, по которой они построены. Компараторы 3-7 могут быть реализованы, например, на микросхемах

К521СЛЗ. Если «а один из входов такого компаратора подать опорный уровень напряжения, а на другой вход — изменяю(цийся уровень, то при значениях напряжения на втором входе, меньших опорного, на выходе компаратора присутствует уровень UT> компаратора логической единицы. Если изменяющийся уровень напряжения превысит опорный, то на выходе компаратора уровень U, изменится на нулевой уровень.

Если в предлагаемом устройстве, использовать, например, микросхемы

К521СА3, то в состоянии, когда вход 1 устройства не касается токоведущих поверхностей (высокоимпедансное состояние), на вторые входы компараторов

3-7 от источника 11 отрицательных опорных уровней через высокоомный резистор 8 поступает отрицательное смещение, выбранное таким образом, что на первых входах компараторов 3-6 ()порп(Ге уровни ((ре(3ышают это смещение, (7 на первом входе компаратора 7 onopl ш(й уровень ниже (более отрицательный), чем смещение, подаваемое,на вто рые входы.

В этом случае на вьгкодах компараторов 3-6 будет присутствовать напряжен;(е Б „и, компараторов, а на выходе компаратора 7 — нулевой уровень. Отри((а(-ельпые опорные уровни, ФОР(((лруемь(е исто-шиком 11 Отрицательнь(х опорных уровней, выбираются 13 зависимости от чувствительности микросхем компараторов и могут иметь значения десятых долей вольта (например, -0,1; -0,2 и

-О, 3 1! соотв(лтст((енно) . Так как пороговыс выходные уровни (!Ог, 0 и

".(!Ог. !" д.:(н И!(С Т>з серпа(составляют соотвс тственно 0,9 и 1,8 В, а для

I .i Ñ К1IOII серии при напряжении питания

5 Ij — соотве" ñòâ,å.ííî 1,5 и 3,4 В, ro

1(сточник 9 положительных опорных уровней форм()рует уровни напряжения 0,9, 1, 5, 1, 9, 1, )) и 5 5 В > 17ер)ль(е четыре

1(э к(:Tорых ЛOcтg (l 3(()ò на кОмп (pÿTopbl 5 и 4 через перекл(()чатсль 10 типа логиT(И °

Ес)п(производится контроль цифровьгк объектов с HNC ГГ11 серии, то переключатель 9 устанавливается в положение Т1Л" и на пер)3(Ге входы компараторов

5 и 4 подаются соответственно уровни напряжения 0,9 и 1,9 В. При положении

793

1252

Зтттчение вых иного колl кпмпараторов

Уровень подаваемого на акоп Состоннтте на пыхттлах компараттпрон

Полокение переключателя 9 устройства напрнъения

4 I 5 ) 6 7

Отсутствие контакта или нысокоимпелансное состояние

Произвольное

Высокоичпеллнсное состоннтте

»мт! п»т 1!п»т тт

O n 0

Напрякение, превьппаююее 5,5 В

Нлпрчкенне, превьппа»хп е уровень "Лог. I"

Паприке. ие ттг. !

1,9-5,5 В

0 0 О

Нп„„

7ГЛ

3,4-5, 5 В

0,7-1,9 В кмоп ттл п»т

0п»»

1, 5-3,4 В кмол о Пап!.»»ение Л тг. 0

О,I-О,7 В! т п»г гтл

О, I-I,S В кыоп

Напр»пеппе мечьтпе урттаня 0,3 В ll

0 г р т l l ) ге и ь т l ь е н. пр»ъеi«тн т» »»

l!

-п»т

Проипнольное

lт

"ч» з переключателя 9 "КИОП" на первые входы компараторов 5 и 4 подаются соответственно уровни 1,5 и 3,4 В. Если на вход устройства подать напряжение, соответствующее уровню Лог. 0", (т. е. не превьппающее 0,9 В для ТТЛ серии и 1,5 В для КМОП серии), то при соответствующем положении переключателя 9 на выходах компараторов 3-5 сохранится уровень U„, а на выходах 1О компараторов 6 и 7 будет нулевой уровень.

При постепенном повышении напряжения на входе 1 до достижения уровня

"Лог. 1" (т. е. до 1,9 В для ТТЛ се- 15 рии и 3,4 В для КИОП серии) при соответствующем положении переключателя 9 на выходах компараторов 5-7 присутствует нулевой уровень ° При превышении напряжением на входе 1 уровня "Лог. 20

1" нулевой уровень присутствует на

Из таблицы следует, что каждому из возможных состояний входа 1 соответствует определенное состояние логических символон на выходах компараторон

3-7. При использовании вместо компара- 5о торов К521САЗ других компараторон их выходные символы могут отличаться.

Резистор 2 предназначен для ограничения входного тока компараторов

3-7. его величина зависит от типа ми-55 кросхем, применяемых в компараторах.

Резистор 8 — нысокоомный (сопротивлением несколько мегаом), необходим для вых1тдах компаратсрон 4-7, а при превышении уроння 5,5  — kla выходах всех компараторов .3-7. При подаче на вход

1 устройства уровня напряжения ниже, чем отрицательный опорный уровень, поступающий на первый вход ксмпаратора 7 (т. е. н данном случае уровня ниже -0,3 В), то на ньгходах всех компараторон будет присутствовать уровень Б„ит (логическая единица).

В результате устройство способно распознавать подаваемые на его вход отрицательные уровни напряжения, уровни Лог. О для ТТЛ и КЛОП серий, ровни, превьппаюшие уровень Лог. 0

«о меньшие уровня Лог ° 1", уровни

"Лог. 1" для ТТЛ и КМОП серий, уров1 ни, превышающие уровень "Лог. 1", а также нысокоггг!педансное состояние, Коды, формируемые на выходах компараторон 3-7, приведены в таблицс . о 0 !т Нагрчкение сттлыпе

Лог. 0", но меньme !

Ior. того, чтобы ссзданггть отрицательг!ое смещение на вторых входах компараторсв 3-7, когда игла устро11ства не касается токоведущих пснерхцостей. При установке входа 1 устройства на исследуемые элементы резистор 8 предохраняет их от короткого замыкания с выходом источника 11 стрицателг-!1!1х уровней, С выходов ком17аратсрсн 3-7 информация сб уровне сиг 11717! 7 на входе 1 в

ПаРаЛЛЕЛЬНСМ КОДЕ ЦсстУЦает На !!ХОД!! регистра 12. После того, как !!ход 1

5 1252

yeTpoIIctlIа установлен на исследуемую точку объекта, оператор с помощью задатчика 13 задает пусковой сигнал.

При этом сигнал с эадатчика 13 поступает на вход синхронизации блока

14 управления и анализа. Последний формирует сигнал на своем выходе синхронизации, по которому производится запись информации об уровне входного сигнала с выходов компараторов 3-7 в регистр 12. С выходов регистра 12 информация поступает на информационные входы блока 14, который анализирует, соответствует ли контролируемый уровень сигнала требуемому в данной точке объекта, и передает информацию об уровне сигнала и результата анализа II блок 15 индикации в коде, соответствующем применяемому блоку 15 инд1!кации, Начальная установка регистра gp !

2 произвоцитс сигналом с выхода с! роса блока 1 1 ут!ранг!ения . !

>лок !5 индикации отображает уровень сигнала Il исследуемой точке объекта и ш(диц! рует, соответств ет лп 75 он требуе ток!у, Гз1(7., !. 1 правления и анализа (1!иг,?) работает следующим образом. (. 11! н(17! с явдат шка 13 поступает IIa вход счет тика 1(7 адреса H перевод!! I 30 его» 11ервое состо7!н1!е. Этот же сигнал, зацс17ж т!(нг1й IIII элементе 17 за,держки н» время срабатывания счетчика 16, !!осту!гает на уггравляющий вход ,. !77!ок т 18 постоянной памяти, в котором

35 хранятся кодовые комбипации,.соответ< TIIóê öIIe ) TëJloIøûì значениям уровней напряжений в кснтролируемых точках сб. Сита. Иа вых(1де блока 18 появляется 1пт!117рма!(171, ..!7а я(1!аяся в егo I!ep40 !

10II Яtle .. - Е ° !ГРО."je ТОГО) СИГIIQJI С ВЫ хода элег!С!па 17 задержки поступает

el!!i ipoIIII 7I!(IIII блок!! 1 4

IIJle I!IIII II;III, J1I!sa II J(eJlee Ila cII xpOII!»зггру171((ггг! вход регистра 12.

С выходов регистра 12 информация об уровне сигнала в контролируемой то !1 с «бьек го !оступает на информаци7нн1:1г вход!! 071 7ка 14 упранления и анализа и далее на преобразователь 19 0 ксда и н» первую группу информационных !!ходов э",ellållòà ?О сравнения ° Послегп111й! и,701!э !1оцит анализ на соо 7 нетств(гс кс. Iа > постугнп1шего с выходов регистр=1, и коII поступившего с вы- ходоч бт!ока 18. Резу тьтат анализа с н! !ход(1 э!теме!!та 20 сравнения поступает на !7-вход Т)-т, 21 на синх793 б ронизирующий вход которого поступает сигнал, задержанный «а элементе 22 задер7кки на время срабатывания элемента 20 сравнения. С выхода D-триггера 21 сигнал результата сравнения поступает на один из информационных входов преобразователя 19 кодов.

Г!о сигналу, поступающему на управляющий вход преобразователя 19 кодов с выхода элемента 24 задержки, время задержки которого равно времени срабатывания D-триггера 21, преобразователь 19 кодов приводит информацию об уровне контролируемого сигнала и его соответствии эталону к виду, соответствующему применяемому блоку 15 индикации.

Лналоггтчно анализируется состояние остальных контролируемых точек объекта. !!pll этом каждый раз счетчик адреса переводится в следующее состояние и, таким образом, номера выбираемых ячеек блок» 18 постоянной памяти соответствуют номерам контролируемых точек объекта. Для установки элементов устройства гз исходное состояние служит формирователь 23 сигнала сброса

В I

1зходе 1, что важно при диагностике схем, питающихся от нескольких напряжений. Устройство производит сравнение состояния контролируемых точек объекта с 7т;!донными автоматически, что ускоряет работу о.(оратора. .11 о р и у л а и з о б р е т е и и я

1. Устройство для контроля логического состояния элементов цифровых объектов, содер;кащее блок гггдикации, исто и!ик IloJIoæIIòeJII ных QIIopllhlx урoв ней, соедпнснн!иl первь!м, вторым и тре1252793 тьим выходами с соответствующими входами переключения типа логики, первый и второй выходы которого соединены соответственно с первыми входами первого и втоРого компараторов,соединенных вторыми входами с первыми выводами первого и второго резисторов, второй вывод первого резистора соединен с входом устройства, содержащее также источник отрицательных опорных уров- 10 ней, соединенный первым выходом с первым входом третьего компаратора, соединенного вторым входом с первым выводом первого резистора, второй выход источника отрицательных опорных уров15 ней соединен с вторым выводом второго резистора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных воэможностей устройства за счет обеспечения возможности выявле- 20 ния отрицательных уровней и уровней, превышающих уровень логической единицы на выходах цифровых объектов, и за счет обеспечения возможности автоматического контроля выходных уровней сра- 25 внением с эталонными уровнями, в него дополнительно введены регистр, блок управления и анализа, четвертый и пятый компараторы и задатчик пускового сигнала, причем первый вход четверто- 30

ro компаратора соединен с четвертым выходом источника положительных опорных уровней, первый вход пятого компаратора соединен с третьим выходом источника отрицательных опорных уров-3 ней, второй вход — с вторым входом четвертого компаратора и с первым выводом первого резистора, выходы всех компараторов соединены с информационными входами регистра, соединенного выходами с информационными входами б вока управления и анализа, а ус гаповочным и синхрониэирующим входами соответственно с установочным и синхрониэирующим выходами блока управления и анализа, соединенного управляющим входом с выходом задатчика пускового сигнала, а выходами — с входами блока индикации.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок управления анализа содержит счетчик адреса, ход которого является управляющим входом блока управления и анализа, который соединен с входом первого элемента задержки, выход которого является синхронизирующим выходом блока управления и анализа и соединен с управляющим входом блока посточнной памяти, соединенного адресными входами с выходами счетчика адреса, а выходами — с соответствующими первыми входами элемента сравнения, соединенного вторыми входами с первыми входами преобразователя кодов, которые являются информационными входами блока управления и анализа, а также содержит второй элемент задержки, соединенный входом с выходом первого элемента задержки, выходом — с С-входом

D-триггера непосредственно, а через третий элемент задержки — с управляющим входом преобразователя кодов, соединенного выходами с выходами блока управления и анализа, а синхровходом — с выходом D-триггера, соединенного D-входом с выходом элемента сравнения, а R-входом — с выходом формирователя сигнала сброса, который является установочным выходом блока

1 управления и анализа, н с установочным входом счетчика адреса.

1252793

812

Редактор В.Нетраш

Заказ 4622/50 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 дт

Рл

Составитель H.Ãëàâèçíèíà

Техред И.Верес Корректор И.Иуска