Цифровой дискриминатор фазоманипулированного сигнала

Цифровой дискриминатор фазоманипулированного сигнала

Иллюстрации

Показать все

Реферат

 

Изобретение относится к радиотехнике и может использоваться в радионавигационных системах. Цель изобретения - повышение крутизны дискриминационной х-ки и надежности работы. Дискриминатор содержит согласованный фильтр 1, двусторонний амплитудный ограничитель 2, генератор 3 тактовьгх вход - Ui(ppoiou Koppe/tamopi (Л Выход fnxodS Ъ1 4 СО СО О5

СОЮЗ СОВЕТСКИХ

COLlHAËÈÑÒИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1254396 А 1 (51) 4 G 01 1 1 13126

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К A ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ (21) 3891060/24-09 (22) 26.04.85 (46) 30.08.86. Бюл. Р 32 (71) Ленинградский электротехническт и институт им.В.И.Ульянова (Ленина) (72) В.И.Корниевский, О.И.Корнилов, А.П.Ложкин и С.А.Москаленко (53) 621.396.96(088.8) (56) Шахгильдян В.В. Системы фаэовой синхронизации. И.: Радио и связь, 1982, с. 269.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (54) ЦИФРОВОИ ДИСКРИМИНАТОР ФАЗОМАНИПУЛИРОВАННОГО СИГНАЛА (57) Изобретение относится к радиотехнике и может использоваться в радионавигационных системах. Цель изобретения — повышение крутизны дискриминационной х-ки и надежности работы.

Дискриминатор содержит согласованный фильтр 1, двусторонний амплитудный ограничитель 2, генератор 3 тактовых

1? импульсов, генератор 4 опорных сигналов, два цифровых коррелятора (ЦК), блок 15 селекции по длительности, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 16 и синхронизатор 17. ЦК включает элемент

ИСКЛЮЧАЮ!1(ЕЕ ИЛИ 5 (6), блок управления (БУ) 7 (8), реверсивный счетчик (PC) 9 (10), элемент ИЛИ 11 (12) и триггер 13 (14). БУ 7 (8) включает триггер 18 (19), двухканальный се— лектор-мультиплексор 20 (21) и элемент И 22 (23), В ЦК в случае полного совпадения входного сигнала с опорным (либо полного несовпадения в случае противоположной фазы) форми54396 руется последовательность символов одного уровня. В этом случае. по управляющему сигналу БУ в PC будет записано макс. число тактовых «мпульсов.

После окончания приема сигнала начинается обработка. При этом на выходе

ЦК появится сигнал, длительность которого пропорциональна числу, записанному в PC. Уровень сигнала с блока 15 показывает знак рассогласования между входным и опорным сигналами, а длительность единичного сигнала с выхода элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 16 характеризует степень их временного рассогласования. 1 ил.

Изобретение относится к радиотехнике и может использоваться в радионавигационных системах.

Цель изобретения — повьппение крутизны дискриминационной характеристи- 5 ки и надежности работы.

На чертеже представлена структурная электрическая схема предложенного дискриминатора.

Дискриминатор содержит согласован10 ный фильтр 1, двусторонний амплитудный ограничитель 2, генератор 3 тактовых импульсов, генератор 4 опорных сигналов, два цифровых коррелятора, включающих элементы ИСКЛЮЧАЮЩЕЕ ИЛИ

5 и 6, блоки 7 и 8 управления, реверсивные счетчики 9 и 10, элементы ИЛИ

11 и 12 и триггеры 13 и 14. блок 15 селекции по длительности, дополнительный элемент ИСКЛЮЧАК61ЕЕ ИЛИ 16, синхронизатор 17.

Блоки 7 и 8 управления содержат триггеры 18 и 19, двухканальные селекторы-мультиплексоры 20 и 21 и элементы И 22 и 23.

Дискриминатор работает следующим образом.

Так как дискриминатор является элементом следящей системы приемного устройства, то для его работы необходимо найти сигнал, т,е. определить

его временное положение с точностью до элементарного импульса кода, что обычно осуществляется устройством поиска, После того как осуществлен 3S

2 ввод в слежение, дискриминатор работает следующим образом. Перед началом очередного приема сигнала (считается, что временная диаграмма работы устройства тем или иным способом задана) импульсом от синхронизатора 17 реверсичные счетчики 9 и 10 обнуляются, а блоки 7 и 8 управления переключаются в режим приема. Входной видеосигнал после ограничения в ограничителе 2 в виде кодированной последовательности импульсом поступает на элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6 цифровых корреляторов. В результате цифрового перемножения входного сигнала с опорным на выходе элементов ИСКЛЮ—

ЧАЮЩЕЕ ИЛИ 5 и 6 образуется некоторая последовательность нулей и единиц. Необходимо заметить, что в случае полного совпадения сигнала с опорой (либо полного несовпадения в случае противоположной фазы) получаемая последовательность включает в себя символы только одного уровня (O или 1). В режиме приема блоки 7 и

8 управления работают так, что этот сигнал с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 5 и 6 управляет сложением и вычитанием тактовых импульсов в реверсивных счетчиках 9 и 10. Максимальное число импульсов будет записано в счетчик в случае полного совпадения (полного несовпадения) входного и опорного сигналов. После окончания приема сигнала (этот момент всегда

12543

4О

3 можно определить, так как сигнал полностью известен) импульсом с синхронизатора 17 триггеры 18 и 19 устанавливаются в "1", а блоки 7 и 8 управления переключаются в режим об5 работки, при котором в каждый счетчик 9 и 10 поступают импульсы со знаком, противоположным знаку числа, записанного в счетчик за время приема сигнала. В момент переполнения счетчиков 9 и 10 на одном из выходов переноса и, следовательно, на выходе элемента ИЛИ 11 (12) появляется короткий импульс, причем чем большее по модулю число было записано в счет-15 чик, тем позже появляется импульс.

Этим импульсом устанавливается в 0 триггер 13 (14). Таким образом, на выходе триггера 13 (14) каждого цифрового коррелятора будет единичный сигнал, длительность которого пропорциональна модулю числа, записанного в реверсивный счетчик 9 (10) за время поступления входного сигнала. В зависимости от того, на выходе какого цифрового коррелятора будет сигнал большей длительности, состояние блока 15 селекции по длительности будет "0" или "1", что показывает знак рассогласования между входным и опорными сигналами.

С выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 16 получим единичный сигнал, длительность которого пропорциональна разности модулей чисел, записанных в реверсивные счетчики 9 и 10, т.е. величине, характеризующей степень ! временного рассогласования принимаемого и опорных сигналов.

В данном устройстве в качестве блока 15 селекции по длительности может быть использован I-К-триггер, в качестве амплитудного ограничителя 2 — триггер 111мидта, а в качестве генератора опорных сигналов 4 — регистр сдвига с обратными связями.

Синхронизатор 17 предназначен для управления работой цифровых.корреляторов путем выработки управляющих импульсов в начале и в конце приема входного сигнала. Он может быть выполнен в виде последовательно соединенных двоичного счетчика и неполного дешифратора. Счетный вход счетчика является входом синхронизатора, а оба выхода дешифратора являются выходами синхронизатора.

Выше упоминалось, что в случае полного совпадения (несовпадения) 96 4 входного и опорного сигналов и отсутствия шума реверсивный счетчик прототипа накапливает число N/2 (где N — количество элементов в псевдослучайной последовательности).

Реверсивный счетчик данного дискриминатора в тех же условиях накапливает число М (как и в оптимальном дискриминаторе). Следовательно, крутизна дискриминационной характеристики предлагаемого дискриминатора вышее, чем у прототипа.

Формула из об ре те ния

Цифровой дискриминатор фазоманипулированного сигнала,содержащийпос-ледовательно соединенные согласованный фильтр и двусторонний амплитудный ограничитель, последовательно соединенные генератор тактовых импульсов и генератор опорных сигналов, два цифровых коррелятора, каждый из которых состоит из элемента ИСКЛЮЧАК61ЕЕ ИЛИ, блока управления и ре— версивного счетчика, выход двустороннего амплитудного ограничителя соединен с первыми входами элементов

ИСКЛЮЧАЮЩЕЕ ИЛИ, вторые входы которых соединены с двумя выходами генератора опорных сигналов, а вход согласованного фильтра является входом цифрового дискриминатора фазоманипулированного сигнала, о т л и ч а юшийся тем, что, с целью повышения крутизны дискриминационной характеристики и надежности работы, в него введены синхронизатор, блок селекции по длительности и дополнительный элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, в каждый цифровой коррелятор введены элемент

ИЛИ и триггер, а блок управления цифрового коррелятора включает триггер, двухканальный селектор-мультиплексор и элемент И, при этом триггер блока управления соединен с адресным входом двухканального селектора-мультиплексора, выход знакового разряда реверсивного счетчика соединен с входом первого канала двухканального селектора-мультиплексора, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ цифрового коррелятора соединен с входом второго канала двухканального селектора-мультиплексора, инверсный выход которого соединен с первым входом элемента И, прямой выход двухканального селектора-мультиплексора и выход элемента И подключены соответственно

Составитель Е. Погиблова

Редактор М. Циткина Техред И.Попович Корректор Л. Пилипенко

Заказ 4714/48 Тираж 778 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Yaropcp,, ул. Проектная, 4

% 12 к суммирующему и вычитающему входам реверсивного счетчика, выходы переноса которого соединены с. входами элемента ИЛИ, выход элемента ИЛИ соединен с входом установки в ноль триггера цифрового коррелятора, выход генератора тактовых импульсов соединен с входом синхронизатора, стробирующими входами обоих двухканальных селекторов-мультиплексоров и вторыми входами элементов И, первый выход синхронизатора соединен с входами установки в ноль реверсивных

54396 6 счетчиков и триггеров блока управления, а второй выход соединен с входами установки в единицу триггеров цифровых корреляторов и триггеров блоков управления, выходы триггеров цифровых корреляторов подключены соответственно к первым и вторым входам блока селекции по длительности и дополнительного элемента

1О ИСКЛЮЧАЮЩЕЕ ИПИ, выходы которых являются первым и вторым выходами цифрового дискриминатора фазоманипулированного сигнала.