Устройство для вычисления булевых функций

Устройство для вычисления булевых функций

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники и может быть использовано при обработке бинарных сигналов в устройствах программного и логического управления технологическими агрегатами и установками. Цель изобретения - повышение быстродействия. Устройство обрабатывает булевые функции, представленные в виде последовательности машинных кодов, в соответствии с заданной управляющей программой.- Про .J грамма состоит из конечного числа выражений, разделенных операторами начала выражения. Устройство содержит функциональный логический преобразователь , счетчик, блок памяти и два триггера. На информационный вход устройства последовательно подаются двоичные значения переменных вычисляемой булевой функции. В зависимости от реализуемой функции на управляющие входы устройства подается соответствующий набор управляющих сигналов, определяющий логику работы устройства. Промежуточные результаты вычислений с выходов функционального логического преобразователя записываются в триггеры и, при наличии скобок в вычисляемом выражении, в блок памяти. С выходов триггеров и блока памяти информация поступает на входы преобразователя для дальнейшей обработки. Окончательный ре зультат вычислений выдается на информационный выход устройства при поступлении сигналов окончания вычисления или выявлении определенных .логических признаков. 1 ил., 6 табл. i (Л to СП N 4ib CD ГО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (511 4 G 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3715425/24-24 (22) 25. 01. 84 (46) 30.08.86. Бюл. 1(- 32 (71) Харьковское научно-производственное объединение по системам автоматизированного управления (72) Г.K. Алдабаев, А.И. Дзюбан, В.Н. Николенко и Н.В. Харченко (53) 681.3(088.8) (56) Авторское свидетельство СССР

Ф 798805, кл. G 06 F 7/00, 1978.

Авторское свидетельство СССР

В 807272, кл. G 06 F 7/00, 1978. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ БУЛЕabrX фУН1(ЦИЙ (57) Изобретение относится к области автоматики и вычислительной техники и может быть использовано при обработке бинарных сигналов в устройствах программного и логического управления технологическими агрегатами и установками. Цель изобретения— повышение быстродействия. Устройство обрабатывает булевые функции, представленные в виде последовательности машинных кодов, в соответствии с заданной управляющей программой: Программа состоит из конечного числа выражений, разделенных операторами начала выражения. Устройство содержит функциональный логический преобразователь, счетчик, блок памяти и два триггера. На информационный вход устройства последовательно подаются двоичные значения переменных вычисляемой булевой функции. В зависимости от реализуемой функции на управляющие входы устройства подается соответствующий набор управляющих сигналов, определяющий логику работы устройства. Промежуточные результаты вычислений с выходов функционального логического преобразователя записываются в триггеры и, при наличии скобок в вычисляемом выражении, в блок памяти. С выходов триггеров и блока памяти информация поступает на входы преобразователя для дальнейшей обработки. Окончательный результат вычислений выдается на информационный выход устройства при поступлении сигналов окончания вычисления или выявлении определенных логических признаков. 1 ил., 6 табл.

1254462

Таблица 2

Сигналы на входе

Состояние

0 0

0 1

1 0

1 1

3 4

11 ° 11 — начало вы0 0 ражения конъюнкция

"+" — диэъюнкция

"=" — указание

Изобретение относится к автоматике и вычислительной технике и может быть использовано при обработке бинарных сигналов, например, в устройствах программного и логического управления технологическими агрегатами и установками.

Цель изобретения — повышение быстродействия.

На чертеже представлена функциональная схема устройства.

Устройство содержит информационный вход 1, синхровход 2, входы 3 и

4 кода операции, вход 5 "Инверсия", вход 6 "Открывающая скобка", вход

7 "Инкремент", вход 8 "Декремент", вход 9 "Закрывающая скобка", триггеры 10 и 11, блок 12 памяти, счетчик .13, функциональный логический преобразователь 14, управляющий выход

15, информационный выход 16.

Функциональный логический преобразователь 14 содержит входы 17 и 18 промежуточных результатов, информационный вход 19, входы 20 и

21 кода операции, входы 22 "Инверсия", входы 23 и 24 промежуточных результатов, вход 25 "Инверсия", вход 26 кода операции, вход 27

"Закрывающая скобка", выходы 28 и 29 промежуточных результатов.

На входы 2,7,8 поступают тактовые сигналы соответственно "Строб" триггеров 10 и 11, "Инкремент" и

"Декремент" счетчика 13 скобок.

На входы 3 и 4 поступают сигналы, образующие коды операций, указанные в табл.1.

На вход 5 поступает сигнал "Инверсия".

При этом логический нуль соответствует отсутствию инверсии, а логическая единица — наличию инверсии, Таблица 1

Сигналы на входах Операции

На входы 6 и 9 поступают сигналы соответственно "(" — скобка открывающая, совмещаемая с операторами и "+, и )" — скобка закрывающая, совмещаемая с оператором

При этом логический нуль соответствует отсутствию скобки, а логическая единица — наличию скобки.

Устройство обрабатывает булевые функции, представленные в виде последовательности машинных кодов, в со1О ответствии с заданной управляющей программой, поступающей на входы

2-9 устройства. Программа состоит из конечного числа выражений (булевых функций), разделенных оператора15 ми начала выражения.

Устройство работает следующим образом.

На вход 1 подаются входные переменные вычисляемой булевой функции, 2О представленные бинарными сигналами.

В зависимости от реализуемой функции на входы 2-9 устройства подается надлежащий набор управляющих сигналов, в соответствии с которыми и

25 работает устройство.

Информация с выходов 28 и 29 поступает на информационные входы триг- геров 10 и 11, которые по сигналу

"Строб" на входе 2 устанавливаются в состояния, соответствующие результатам обработки.

При наличии на входах 3 и 4 сиг.налов, образующих код операции ":"— начало выражения, и в зависимости

35 от значения сигнала инверсии на входе 5 триггеры 10 и 11 устанавливаются в состояния в соответствии с табл.2.

t 5 10 11

При наличии на входах 3 и 4 сигналов, образующих код операции "." коньюнкция, единичном состоянии

55 триггера 10 и в зависимости от значения сигнала инверсии на входе 5, триггеры 10 и 11 устанавливаются в состояния в соответствии с табл.3.

1254462 4 ды 3 и 4 устройства следует подавать код очередной операции.

Результат очередной операции по каждому элементарному циклу и конечный результат вычисления булевой функции образуются как дизюънкция (по табл.5) состояния триггеров 10 и 11, сигналы с единичных выходов которых поступают на входы 17 и 18

10 преобразователя 14. При этом результат вычислений выдается на информационный выход 16 устройства.

Таблица 3

Сигналы на входе

1 ) 5

10 11

О Предыдущее состояние

О. О

1. То же

Таблица 5

При наличии на входах 3 и 4 сигна-15 лов, образующих код операции "+" дизъюнкция, нулевом состоянии триггера 11 и в зависимости от значения сигнала инверсии на входе 5, .триггер 10 устанавливается в состояние, соответствующее прямому или инверсному значению входного информационного сигнала, а триггер 11 в состояние соответствующее дизъюнкции предыдущих состояний триггеров 10 и 11, так >5 как показано в табл.4.

Выход 16 устройства

Состояние триггера

10 11

0 0

О, 1

1 1

Таблица 4

Сигналы на входе

Последую 30 щее состояние

Предыдущее состояние триггера триггера

) Г (I

10 11 35

О О О

О О О

О О 1

P . 1 P 40

О 1 1

О 1 О

О

0 1 1

О О О

О О 1

При наличии на входах 3 и 4 кода операции "конъюнкция" и нулевом состоянии триггера 10 или при наличии на тех же входах кода операции "дизьюнкция и единичном состоянии триггера .11 указанные операции не произво- 5> дятся. При этом на выходе 15 устрой" ства выдается логическая единица, служащая сигналом о том, что на вхо1 5 10 11

В цикле с открывающей скобкой на вход 6 поступает логическая единица, которая переводит блок 12 памяти в состояние ЗАПИСЬ информации с инверсных выходов триггеров

10 и 11, сигнала инверсии с входа

5 и сигнала с входа 3. Указанная информация заносится в блок 12 памяти через его информационные входы по адресу, поступающему с выхода

Ф счетчика 13 скобок. После окончаний. записи на вход 7 поступает логическая единица, по которой производится инкремент содержимого счвтчика

13 скобок.

В цикле с закрывающей скобкой на вход 9 поступает логическая единица, которая по входу 27 подготавливает преобразователь 14 к приему .сигналов с выходов блока 12 памяти. При этом на входе 6 присутствует логический нуль, по которому блок 12 памяти переводится в состояние ЧТЕНИЕ, а на вход 8 поступает тактовый сигнал, по которому происходит декремент содержимого счетчика 13 скобок. Сформированный в результате декремента адрес с выхода счетчика 13 скобок поступает на адресные входы блока 12 памяти.

1254462 6

28 и 29 поступает на информа ционные входы триггеров !О и !! и записывается в них по сигII II налу Строб, поступающему с входа 2. Таблица 6

Состояние сигнаКоды состояний сигналов на входах 26,25,24,23,18, !7 преобразователя 14 лов на выходах преобразователя 14

Начало предложения или дизъюнкция Конъюнкция (вх.26=0) (вх. 26=1) без инверсии с инверсией (вх. 25=1) (вх. 25=0) с инверсией (вх. 25=0) без инверсии (вх. 25=1) 29 28 ю

21, 22, 23

0 0

0 1

1 0

10... 14

15...17

18... 1С

00...03

20

31, 32, 33

34, 38, ЗС

08...0В

OD...OF

25...2В

2Э, 2Е, 2F

24,28,2С

1D...1Е

35...37,39,3A

ЗВ,ЗЭ,ЗЕ,ЗР набору 1010, 1011, 1100;

1101

1111.

Примечание:А

В

С

F соответствует

tt и

tl

tl

tt и

Формула изобретения

Устройство для вычисления булевых функций, содержащее триггеры и блок памяти, причем инверсный выход первого триггера соединен с первым информационным входом блока памяти, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия, в него введены счетчик и функ- 4О циональный логический преобразователь, выполненный на блоке памяти, причем информационный вход устройства соединен с информационным входом функционального логического преобра- 45 эователя, первый и второй входы промежуточных результатов которого соединены с прямыми выходами первого и второго триггеров соответственно, инверсный выход второго триггера соединен с вторым информационным входом блока памяти, третий и четвертый информационный входы которого соединены с входом "Инверсия" и первым входом кода операции устройства соответственно, вход управления записью блока памяти соединен с входом "Открывающая скобка"

Считанная по этому адресу информация поступает на указанные входы преобразователя 14 и обрабатывается в нем в соответствии с табл.6. После обработки информация с выходов устройства, группа адресных входов блока памяти соединена с группой выходов счетчика, входы прямого и обратного приращения которого соединены соответственно с входами "Инкремент" и "Декремент" устройства, вход "Инверсия", первый и второй входы кода операции и вход "Закрывающая скобка" которого соединены с первым входом "Инверсия", первым и вторым входами кода операции и входом "Закрывающая скобка" функционального логического преобразователя соответственно, третий и четвертый входы промежуточных результатов, второй вход "Инверсия" и третий вход кода операции функционального логического преобразователя соединены с первым и вторым, третьим и четвертым инверсными выходами блока памяти соответственно, первый и второй выходы промежуточных результатов функционального логического преобразователя соединены с информационными входами соответственно первого и второго триггеров, синхровходы которых соединены с синхровходом устройства, информационный и управляющий выходы

Составитель А. Федоров

Техред Л.Сердюкова Корректор Д. Патай

Редактор Н. Слободяник

Заказ 4721/52 Тирах 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Уагород, ул. Проектная, 4

7 1254462 8 функционального логического преобра- и управляюп(им выходами устройства эователя соединены с информационным соответственно.