Устройство для контроля и диагностики дискретных блоков

Устройство для контроля и диагностики дискретных блоков

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области автоматики и вычислительной техники: к устройствам контроля работоспособности и поиска дефектов дискретных узлов и блоков. Цель изобретения - расширение функциональных возможностей за счет обеспечения контроля схем и дискретных блоков, содержащих комбинационные схемы и элементы памяти. Устройство содержит блок памяти тестов, блок памяти, блок сравнения, блок анализа места неисправности, блок управления, коммутатор, блок регистрации адресов и блок индикации. В первом режиме диагностики проверяются комбинационные схемы, а во .втором - последовательные схемы, те же, что содерзкат элементы памяти. Обеспечен режим переадресации при вьгавлении дефекта. Автоматически фиксируются адреса тестовых наборов и номера дефектов, 10 ил. с S (Л

СОЮЗ СОВЕТСНИХ

СО1.1ИАЛИСТЬИЕСНИХ

РЕСПУБЛИК

12544 А 1 (1% (11) (5D 4 G 06 F 11/26

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21) 3841266/24-24 (22) 11. 01. 85 (46) 30. 08. 86. Бюл. В. 32 (72) А. В. Беляев, Г. Г. Костанди, Б.Н. Махалин, В.Н. Мальцев, Д.А. Прилежаев и В.Т. Тяжев (53) 681.3(088.8) (56) Авторское свидетельство СССР

В 942025, кл, G 06. F 11/00, 1980.

Авторское свидетельство СССР

В 1109756, кл. С 06 F 11/26, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И

ДИАГНОСТИКИ ДИСКРЕТНЫХ БЛОКОВ (57) Изобретение относится к области автоматики и вычислительной техники: к устройствам контроля работоспособности и поиска дефектов дискретных узлов и блоков. Цель изобретения — расширение функциональных возможностей за счет обеспечения контроля схем и дискретных блоков, содержащих комбинационные схемы и элементы памяти. Устройство содержит блок памяти тестов, блок памяти, блок сравнения, блок анализа места неисправности, блок управления, коммутатор, блок регистрации адресов и блок индикации. В первом режиме диагностики проверяются комбинационные схемы, а во втором — последовательные схемы, -.е же, что содержат элементы памяти. Обеспечен режим переадресации при выявлении дефекта.

Автоматически фиксируются адреса тестовых наборов и номера дефектов.

10 ил.

1254488 2

Изобретение относится к автомати- - элемент НЕ 43, триггер 44 управления, ке и вычислительной технике: к уст- триггер 45 пуска. ройствам контроля работоспособности Блок анализа места неисправности и поиска дефектов дискретных узлов (фиг. 3) содержит блок 46 памяти и блоков. адресов, регистр 47 номеров, счетЦель изобретения — расширение чик 48 текущего адреса тестового. функциональных возможностей за.счет обеспечения контроля схем и дискретных блоков, содержащих комбинационные схемы и схемы, содержащие эле- !О менты памяти.

На фиг. 1 представлена схема устройства(на фиг. 2 — схема блока управления; на фиг. 3 — схема блока анализа места неисправности(на фиг. 4 — схема блока регистрации адреса, на фиг. 5-8 алгоритм работы устройства! на фиг. 9 — вид теста поиска дефектов для режима диагностирования (а комбинационных схем, первый режим б — последовательных схем, второй режим контроля), на фиг. 10 — пример теста поиска дефектов для схем, содержащих элементы памяти. !

Устройство (фиг. 1) содержит блок

1 памяти тестов, блок 2 памяти, коммутатор 3, блок 4 сравнения, блок

5 индикации, блок 6 управления, контролируемый дискретный блок 7, блок 8 анализа места неисправности, блок 9 регистрации адресов; слова, счетчик 49 номера дефекта, схемы 50 и 51 сравнения, элемент

ИЛИ 52.

Блок регистрации адресов (фиг. 4) содержит группу регистраторов 53 сдвига.

Блок памяти тестов предназначен для хранения тестовых наборов, Блок 9 регистрации адресов предназначен для хранения и выдачи на блок 5 индикации адресов тестовых

" Блок управления (фиг. 2) содержит регистр 10 микрокоманд, регистр

11, вход 12 пуска, вход 13 перепуска устройства при обнаружения дефектов, девятый элемент ИЛИ 14, первый элемент ИЛИ 15, четвертый элемент ИЛИ 16, пятый элемент ИЛИ 17, третий элемент ИЛИ 18, седьмой элемент ИЛИ 19, шестой элемент ИЛИ 20, восьмой элемент ИЛИ 21, второй элемент ИЛИ 22, седьмой элемент И 23, третий элемент И 24, четвертый элемент И 25, десятый элемент И 26, шестой элемент И 27 первый элемент

И 28, второй элемент И 29, восьмой элемент И 30, пятый элемент И 31, девятый элемент И 32, седьмой элемент 33 задержки, первый элемент

34 задержки, четвертый элемент 35 задержки, третий элемент 36 задержки, шестой элемент 37 задержки, восьмой элемент 38 задержки„ второй элемент 39 задержки, пятый элемент 40 задержки, третий элемент

НЕ 41 ° первый элемент НЕ 42, второй!

° в

4S

55 поступающих на блок 2 памяти, а также командной информации, поступающей на блок 6 управления.

Блок 2 памяти нреднаэначен для хранения и выдачи тестового йабора через коммутатор 3 на проверяемый блок 7, а эталонной реакции — на группу входов блока 4 сравнения.

Коммутатор 3 предназначен для подключения выходов блока 2 памяти к входам проверяемого блока 7, а выходов проверяемого блока 7 — к входу блока 4 сравнения.

Блок 6 управления предназначен для выработки: управляющей информации на блок памяти тестов для орга-. низации его работы на блок 2 памяти — сигнала разрешения подачи тес" тового набора через коммутатор 3 на проверяемый блок 7! на блок 4 сравнения — сигнала разрешения сравнения эталонной и полученных ответных реакций; на блок 5 индикациисигнала разрешения индикации, на блок 8 анализа места неисправности— информации для организации его работы на блок 9 регистрации адресов — сигнала обнуления, разрешения записи и сдвига информации.

Блок 8 анализа места неисправности предназначен для формирования номеров тестовых наборов, поступающих в блок 9 регистрации адресов номера класса эквивалентных дефектов, поступающего в блок 5 индикации(сигнала несравнения или сравнения адреса данного тестового набора с адресом следующего анализируемого тестового наборе, поступающего в блок 6 управления в режиме переадресации.

3 1254 наборов, на которых произошло сравнение эталонных и полученных реакций.

На фиг. 2 приняты следующие обо- значения, применительно к выходам ре- g гистра микрокоманд (см. также фиг. 9а): КТ - группа выходов при-. знака входов (выходов контролируемого дискретного блока, коммутационный тест).1 ККТ вЂ” выход признака конца коммутационного теста регистра микрокомапд, ТН вЂ” тестовый набор, КТНΠ— выход признака конуса тестового набора (ТН) при контроле комбинационных схем регистра микро- f5 команд ОТН вЂ” область ТН, включает в себя тестовый набор (ТН) и КТН (конец тестовых наборов)1 КИД вЂ” выход признака конца контроля регистра 10 микрокоманд, КПРМ вЂ” метка кон- 20 ца тестовой инструкции, ОИД вЂ” область идентификатора, включает в себя ТН, КТНО, ОТН, КИД, КПРМ, КТПДО; КТПДΠ— выход признака конца теста поиска дефектов в режиме контроля комбинационных схем регист ра микрокоманд.

Для поиска дефектов в режиме диагностирования последовательных схем, содержащих элементы памяти, 30 приняты обозначения (фиг. 2 и 9б):

КНУ вЂ” выход признака начальной уста. новки регистра микрокоманд» КТН 1

\| . выход признака конца тестового набора в режиме диагностики схем, содержащих элементы памяти; ОТИ вЂ” область ТИ, включает в себя ТИ и КТИ1р

ОЛ вЂ” область включает в себя ТН, КНУ, КТН1,.ОТН, КТПД1; КТПД1 — выход признака конца теста поиска де- 40 фектов в режиме поиска дефектов схем дискретного блока, содержащих элементы памяти, регистра микрокоманд.

Устройство (фиг. 1,5-8) работает 45 следующим образом.

По сигналу, поданному на вход пуска 12 с блока 6 управления, осуществляется подготовка к работе блока 8 анализа места неисправности и блока 9 регистрации адресов. Затем по сигнглу с выхода элемента ИЛИ 15 блока 6 управления из блока 10 памяти тестов регистр 10 микрокоманд блока 6 управления считывает коммутационный тест (КТ), который через регистр 11 поступает на управляющие входы коммутатора 3> который произ488 4 водит требуемые коммутации внешних контактов проверяемого дискретного блока 7 к выходам блока 2 памяти и к группе входов блока 4 сравнения.

Устройство может работать в двух режимах: первый — поиск дефектов в дискретных блоках без элементов памяти (комбинационные схемы); второй— поиск дефектов в дискретных блоках с элементами памяти (последовательные схемы). Поэтому дальнейшую работу устройства будем рассматривать в двух режимах.

Блок 6 управления (фи". 2,5-8) работает следующим образом.

Поиск дефектов начинается подачей сигнала высокого уровня на вход 12 пуска, В результате, во-первых, устанавливаются в нулевое состояние триггер

45 пуска и триггер 44 управления, блок 9 регистрации адресов, счетчик

48 текущего адреса тестового слова и через элемент ИЛИ 22 — счетчик 49 номера класса дефектов, во-вторых, вырабатываются два сигнала: через элемент ИЛИ 15 — сигнал ЧТ вЂ” разрешение на вывод информации блоком памяти тестов и сигнал ЗПКТ вЂ” запись коммутационного теста (КТ), который разрешает передачу КТ с блока памяти тестов через регистр 10 микрокоманд в регистр 11. Из регистра 11 КТ подается на коммутатор 3. КТ содержит информацию о входных и выходных контактах проверяемого блока 7, согласно которой коммутатор 3 подключает входные контакты к выходам блока 2 памяти, а выходные контакты— к группе входов блока 4 сравнения.

При считывании метки ККТ, записанной в конце КТ, регистр микрокоманд

10 выдает соответствующий сигнал ККТ, который, во-первых, через элементы

И 23, ИЛИ 20 увеличивает на единицу содержимое счетчика номера класса дефекта 491 во-вторых, формирует два сигнала: сигнал ЧТ через элемент

ИЛИ 15 и сигнал ЗПТН вЂ” запись тестового набора через элемент ИЛИ 16, которые разрешают считывание и передачу тестового набора (ТН) с блока памяти тестов 1 в блок 2 памяти.

Дальнейшую работу блока 6 управления рассмотрим в двух режимах работы устройства при контроле схем и последовательных схем.

Комбинационные схемы. По сигналу

СЧЛ = О и СЧН = 0 в блоке анализа

4488 Ь

20

S 125 места неисправности устанавливается номер первого класса эквивалентных дефектов. Затем по сигналу с выхода элемента ИЛИ 15 записываются первый тестовый набор в блок 2 памяти и эталонная реакция, соответствующая реакции. проверяемого блока 7 при наличии в нем дефекта данного класса. Тестовый набор из блока 2 памяти через коммутатор 3 поступает на вход проверяемого блока 7. Ответная реакция проверяемого блока 7 через коммутатор 3 подается на группу входов блока 4 сравнения. Одновременно на другой вход блока 4 сравнения из блока 2 памяти поступает эталонная реакция. В случае несовпадения эталонной н полученной ответных реакций блок 4 сравнения формирует сигнал несравнения, который поступает на открытые элементы И 24 и 25, элемент НЕ 43, Появление сигнала несравнения говорит о том, что в проверяемом блоке 7 отсутствуют дефекты данного класса. В этом случае блок 6 управления выдает команду на блок 8 анализа места неисправностей для установления номера следующего класса эквивалентных дефектов и команду на блок памяти тестов для перехода к проверке следующего идентификатора, после чего действия проверяются. В случае отсутствия сигна" ла несравнения с блока 4 сравнения, ..через время, равное такту диагности:рования, блок 6 управления выдает команду на ввод следующего тестового набора данного идентификатора. Если проверяемый блок 7 был ухе проверен на всех наборах данного идентификатора, а сигнал несравнения так и не появился, то в этом случае в проверяемом блоке 7 присутствует один из дефектов соответствующего класса . дефектов. Блок 6 управления, .определив конец идентификатора нри попытке считать следующий тестовый набор, выдает команду на блок 5 индикации для индикации номера класса

1 дефектов, поступающего из блока 8 анализа места неисправности. По номеру класса дефектов определяется и устраняется дефект. Затем. работа устройства повторяется до полного устранения всех дефектов проверяемого блока 7. Если тест поиска дефектов прошел до конца, то в блоке 5 индикации индицируется нулевой номер

М

55 класса дефекта, которому соответствует отсутствие дефектов в проверяемом блоке 7.

Последовательные схемы. По команде с блока 6 управления из блока 1 памяти тестов в блок 2 памяти записывается тестовый набор, который предназначен для начальной установки проверяемого блока 7 и который через коммутатор 3 поступает на вход про" веряемого бгока 7, переводит блок 7 в исходное состояние. После этого по команде с блока 6 управления в блоке 8 анализа места неисправности устанавливается адрес первого тесто" вого набора. Затем по команде с блока 6 управления из блока 1 памя" ти тестов в блок 2 памяти записывается тестовый набор и эталонная реакция, соответствующая реакции блока 7 при наличии в нем дефекта из классов дефектов, обнаруживаемых на данном тестовом наборе. Тестовый набор из блока 2 памяти через коммутатор 3 поступает на вход проверяемого блока 7. Ответная реакция проверяемого блока 7 через коммутатор 3 подается на группу входов блока 4 сравнения.. Одновременно на другую группу входов блока 4 сравнения из блока 2 памяти поступает эталонная реакция. В случае несовпадения эталонной и полученных ответных реакций блок 4. сравнения через время, равное такту диагностирования, формирует сигнал:несравнения, ко-. торый поступает на блок 6 управления.

Появление сигнала несравнения говорит о том, что в проверяемом блоке

7 отсутствуют дефекты из классов дефектов, обнаруживаемых на данном тестовом наборе. В этом случае по команде с блока 6 управления иэ блока 1 памяти тестов в блок 2 памяти записывается очередной тестовый набор, и работа устройства повторяется на этом тестовом наборе.

В случае отсутствия сигнала несравнения с,блока 4 сравнения, через время, равное такту диагностирования, блок 6 управления выдает команду, по

-которой из блока анализа места неисправности в блок 9 регистрации адресов записывается адрес данного тестового набора. Кроме того, устройство переводится в решим переадресации.

Необходимость этого режима объясняется тем, что на данном тестовом

7 125 наборе обнаруживается в общем случае несколько классов дефектов. Для выделения действительно присутствующего класса дефектов из числа подозреваемых необходимо сравнить ответные реакции только на тех тестовых наборах, которые вместе с данным тестовым набором образуют иден" тификаторы для всех обнаруженных на данном тестовом наборе классов 1 дефектов. Адреса этих тестовых наборов образуют цепочку адресов, которая хранится в блоке 8 анализа места неисправности. Затем по команде с блока 6 управления в блоке 8 15 анализа места неисправности устанавливается адрес следующего анализируемого тестового набора (СЧ+1) и из блока 1 памяти тестов в блок 2 памяти считывается очередной тесто- 20 вый набор.

Если адрес этого тестового набора не равен адресу следующего анализируемого набора, то блок 8 вырабатывает сигнал несравнения, который 25 поступает в блок 6 управления и обеспечивает считывание следующего тестового набора и работу устройства на этом тестовом наборе.

4488 8 осуществления цикла переадресации и команду на блок 1 памяти тестов для ввода и записи в блок 2 памяти следующего тестового набора, на

5 котором работа устройства повторяется. Если тест поиска дефектов прошел до конца, то блок 6 управления выдает на блок 5 индикации команду разрешения индикации адресов тестовых наборов теста, которые поступаЕсли адрес очередного тестового набора равен адресу следующего анализируемого тестового набора, то блок анализа места неисправности вырабатывает сигнал сравнения, который поступает в блок 6 управления. По этому сиг- 55 налу блок 6 управления разрешает сравнение в блоке 4 сравнения эталонной и ответной реакций. В случае несовпадения ожидаемой и полученной ответных реакций .блок 4 сравнения 4О формирует сигнал несравнения, который поступает в блок 6 управления.

По этому сигналу блок 6 управления вырабатывает команду на блок 8 для, осуществления цикла переадресации и команду на блок 1 памяти тестов для считывания и записи в блок 2 памяти следующего тестового набора, на котором работа устройства повторяется. В случае Отсутствия сигнала несравнения с блока 4 сравнения, через время, равное такту диагностирования, блок 6 управления выдает команду на блок 9 регистрации адресов для записи из блока анализа места неисправности адреса данного тестового набора, команду на блок 8 анализа места неисправности для ют из блока 9 регистрации адресов и на которых произошло сравнение ожидаемых и полученных реакций. По этим номерам определяетс. и устрачяется дефект в проверяемом блоке 7.

Комбинационные схемы. Блок 1 памяти тестов через регистр 10 выдает соответствующий сигнал КТНО, который поступает, во-первь1х, через элемент

ИЛИ 17 (сигнал КОНТ1) в блок 2 памяти и разрешает подачу ТН на проверяемый блок 7,. во-вторых, по истечении времени, равного установлению на выходе проверяемого блока 7 ответной реакции и определяемого элементом задержки 34, сигнал КОНТ2 поступает в блок 4 сравнения и разрешает сравнение записанной в блоке 2 памяти эталонной реакции и ответной реакции с проверяемого блока 71 в-третьих, через элементы 34 и.39 задержки — на вход элемента И 27 и подготавливает путь прохождения сигнала несравнения HCPB через элемент И 27. Элемент 39 задержки, рассчитанный на время сравнения реакций, предназначен для устранения ложных срабатываний элемента И 27.

Результат сравнения может быть двояким, поэтому рассмотрим оба случая.

При совпадении ответной реакции с ожидаемой сигнал HCPB с блока 4 сравнения отсутствует. В этом случае на выходе элемента НЕ 4 1 присутствует единица, и в момент времени, определяемый элементом 39 задержки, через элемент И 27 выцается разрешение на считывание блоку 1 памяти тестов и подачу в блок 2 памяти очередного ТН.

Если ответная реакция не совпала с ожидаемой, то с блока 4 сравнения в блок 6 управления выдается сигнал

НСРВ. Этот сигнал проходит через элемент И 24 и, во-первых, на выходе элемента НЕ 41 устанавливает ноль, который запрещает считывание

12544

Последовательные схемы. Если блок 1 памяти тестов содержит в наборе метку,КИУ вЂ” конец начальной установки, этот сигнал so-первых, ус танавливает триггер 44 управления в единицу, т.е. переводит устройство в режим ноиска КЭД в последовательных схемах во-вторых, через элемент

ИЛИ 22 он поступает в блок В анализа места неисправности и обнуляет счетчик 49 номера дефекта, у.е. устанавливает нулевой номер TH) в-третьих, увеличивает на единицу. содержимое счетчика 48 текущего адреса тестового

9 очередного ТН, во-вторых, выдает в блок 1 памяти тестов сигнал ПРМ адресации к ячейке, где хранится метка КПРМ. Необходимость этого объясняется тем, что в результате несовпадения реакций доказано отсутствие дефектов из данного класса а значит нет необходимости подавать оставшиеся ТН идентификатора.

Блок памяти тестов через регистр 1п

10 микрокоманд выдает соответствую" щий сигнал КПРМ, который обеспечивает действия, аналогичные действиям сигнала KKT. Блок 1 памяти тестов выдает сигнал КИД вЂ” конец идентифи- 15 катора регйстра 10, с которого он через элемент ИЛИ 14 поступает в блок 5 индикации и разрешает индикацию номера класса эквивалентных дефектов (КЭД}, поступающего из блока 2б

8 анализа места неисправности 8.

После устранения найденного дефекта, поиск дефектов может быть продолжен подачей высокого потенциала на вход 13 устройства. В резуль- 25 тате, через элемент ИЛИ 15 на блок памяти тестов поступает сигнал ЧТ, по которому считывается метка КПРМ, резистор 10 выдает сигнал КПРМ.

Если тест поиска дефектов про- Зо шел до конца, т.е. считана метка

КТПДО, через соответствующий разрез регистра 10 поступит сигнал КТПДО, который, во-первых, через элемент

ИЛИ 22 поступает в блок анализа места неисправности, обнуляет счетчик номера дефекта 49, "во-вторых, через элемент ИЛИ !4 поступает в блок 5 индикации и разрешает индикацию нулевого. номера КЭД, поступающего иэ > блока 8 анализа места неисправности.

Нулевой номер КЭД говорит об отсутствии КЭД проверяемого блока 7 и окончании н дефектов.

88 10 слова, в-четвертых, через элемент

ИЛИ 17 сигнал КОНТ1 поступает в блок

2 памяти и разрешает подачу ТН на проверяемый блок 7, по которому последний устанавливается в начальное состоянием в-пятых, через время, достаточное для. установления блока

7 и определяемое элементом 33 задержки, через элемент 33 задержки он вырабатывает разрешение на считывание блоку памяти тестов и передачу а блок 2 памяти очередного ТН.

С приходом метки КТН1 с блока 1 через регистр 10, этот сигнал КТН1, во-первых, через элемент ИЛИ 20 поступает в блок анализа места неисправности и увеличивает на единицу содержимое счетчика 49 номера дефекта, т.е. устанавливает номер подаваемого THI во-вторых, через элемент 36 задержки поступает на входы элементов И 28-30. Прохождение сигнала КТН1 через один из элементов

И-28-30 определяется состоянием триггера 45 пуска. Поэтому дальнейшую работу блока б управления рассмотрим в двух режимах: последовательный анализ ТН (триггер 45 пуска находится в нулевом состоянии) ) переадресация (триггер 45 пуска находится в единичном состоянии).

Если триггер пуска 45 находится в нулевом состоянии, то сигнал

КТН1 поступает, во-первых, через элементы И 30, ИЛИ 19, 17 (сигнал

KÎHT1) в блок 2 памяти и разрешает подачу одного ТН на проверяемый блок

7; во-вторых, по истечении времени, равного установлению на выходе про" веряемого блока 7 ответной реакции и определяемого элементом 35 задержки, через элементы И 30, ИЛИ 19, задержки 35, ИЛИ 18 сигнал КОЯТ2 в эталонной реакции и ответной реакции с проверяемого блока 7; в-третьих через элементы задержки 35 и 40 он . поступает на вход элемента И 31 и подготавливает путь прохождения сигнала HCPB от блока 4 сравнения через элемент И 31. Элемент 40 задержки рассчитан на время сравнения реакций и предназначен для.устранения ложных

I срабатываний элемента И 31. Резуль.тат сравнения может быть двояким, поэтому рассмотрим оба случая.

Если ответная реакция не совпаяа с ожидаемой, то с блока 4 сравнения в блок 6 управления выдается сигнал

11 1254

HCPB. Этот сигнал проходит через элементы И 25 и 26 и вырабатывает разрешение на считывание с блока 1 памяти тестов и передачу в блок 2 памяти очередного ТН.

Если ответная реакция совпала с эталонной, то сигнал НСРВ с блока 4 сравнения отсутствует. В этом случае на выходе элемента НЕ 43 присутствует единица, и в момент времени, опре- 1ð деляемый элементом 40 задержки, на выходе элемента И 31 появляется

; единичный сигнал, который во-первых, устанавливает в единицу триггер 45 пуска, т.е. переводит блок 6 управ- 15 ления в режим переадресации1 во-вторых, поступает в блок 9 регистрации адресов и разрешает запись адреса

ТН, поступающего из блока 8 анализа места иеисправности1 в-третьих, по 20 истечении времени, необходимого .для записи адреса ТН в блок 9 регистрации адресов и определяемого элементом 37 задержки, он поступает в блок 9 регистрации адресов и разре- 25 иает сдвиг информации в-четвертых, через элементы задержки 37, ИЛИ 2 I он поступает в блок 8. анализа места неисправности и осуществляет выбор адреса следующего ТН, на котором не- Зб обходимо произвести сравнение эталонной и полученной от проверяемого блока 7 реакций, в-пятых, по истече. нии времени, необходимого для изменения адреса в блоке анализа места неисправности и определяемого элементом 38 задержки, через элементы задержки 37, ИЛИ 21, задержки 38 он вырабатывает разрешение на считывание блока 1 памяти тестов и переда- 4О чу в блок 2 памяти очередного ТН.

488 !2 та неисправности, проходит через элемент И 28 и разрешает считывание блоку 1 памяти тестов и подачу в блок 2 памяти очередного ТН.

Если сигнал НСРВ от блока 8 отсутствует, то сигнал КТН проходит через элементы И 29, ИЛИ 19 и обеспечивает по сигналам КОНТ1, КОНТ2 укаэанные действия по сравнению записанной в блоке 2 памяти эталонной реакции и ответной реакции с проверяемого блока 7. Результат сравнения может быть двояким, поэтому рассмотрим оба случая.

Если ответная реакция не совпала с ожидаемой, то с блока 4 сравнения в блок 6 управления выдается сигнал

НСРВ. Этот сигнал поступает во-первых, через элементы И 25 и 32, ИЛИ 21 в блок 8 и осуществляет выбор адреса следующего ТН, на котором необходимо произвести сравнение эталонной и полученной от проверяемого блока

7 реакций, во-вторых, по истечении времени, необходимого для изменения адреса в блоке 8 и определяемого элементом 38 задержки, через элементы И 25 и 32, ИЛИ 21, элемент 38 задержки он вырабатывает разрешение на считывание блоку памяти тестов и передачу в блок 2 памяти памяти очередного ТН. Если ответная реакция совпала с ожидаемой, то осуществляются указанные действия.

Если тестовый набор содержит метку КТПД1, то через регистр 10 сигнал КТПД! поступает в блок 5 индикации и разрешает индикацию адресов ТН, на которых при прохождении теста поиска дефектов произошло сравнение реакций, поступающих из блока 9 регистрации адресов.

Работа блока 6 управления в режиме поиска дефектов последовательностных схем может быть повторена подачей сигнала "Пуск" на вход 12.

Работа блока 8 анализа мес= та неисправности (фиг. 3) начинается с обнуления счетчиков 48 и 49, а также регистра 47 по сигналам соответственно СчЛ = 0 и СчН 0 от блока 6 управления. Дальнейшую работу рассмотрим в двух режимах: комбинационные и последовательные схемы.

Если триггер 45 пуска находится в единице, то прохождение сигнала

КТН1 через элементы И 28 и 29, оп-. ределяется наличием или отсутствием

45 сигнала НСРВ от блока 8 анализа места неисправности. Поэтому дальнейшую работу блока 6 управления рассмотрим в двух режимах: необходимый ТН еще ие найден (сигнал НСРВ присутствует) необходимый ТН найден (сигнал НСРВ отсутствует).

Если сигнал НСРВ от блока 8 анализа места неисправности присутствует, то сигнал КТН1 с выхода элемента 36 задержки, рассчитанного на время, необходимое для выработки сигнала НСРВ в блоке 8 анализа месВ режиме KC по команде от блока

6 управления СчН + 1 счетчик 49 вырабатывает .текущий номер класса

14 личные адреса двух тестовых наборов.

Рассмотрим два примера.

Пусть для КЭЛ К на данном множестве лучей в тесте построен k --идентификатор, которому соответствует множество адресов ТН: 1-4, 3-5, а для КЭЛ К построен k --идентификатор, которому соответствует множество адресов ТН: 1-8, 4-7. Как видно, оба эти идентификатора не содержат одинаковых адресов ТН. Пусть также, они не содержат одинаковых адресов с любым другим k --идентификатором в тесте. Цепочки адресов всех идентификаторов хранятся в блоке 46 памяти.

При этом, для выхода из теста всякую цепочку замыкает фиктивный адрес 7-6, значение которого больше максимального реального адреса 6-12.

До получения первого сравнения из блока 4 сравнения устройство последовательно анализирует реакцию проверяемого блока на ТН с адресами 1-1, 1-2 н т .д. При наличии в проверяемом блоке дефектов из КЭД Кз на ТН с адресом 1-4 вырабатывается сигнал сравнения ответной реакции с ожидаемой. После этого производится установка режима переадресации в устройстве и вместо последовательного анализа реакций на ТН в порядке возрастания их адресов, анализируются реакции на ТН по цепочке адресов.

Таким образом, после получения сигнала сравнения на ТН с адресом 1-4 вместо анализа на следующем этапе реакции на ТН с адресом 1-5, будет анализироваться реакция на ТН с адресом, который определяется следующим путем: в цикле переадресации по адресу 1-4 из ПЗУ 46 в блоке 8 адреса считывается адрес перехода 3-5, а адрес 1-4 запоминается в блоке 9 регистров.

После того, как ТН с данныи адресом находится на перфоленте, осуществляется его подача на проверяемый блок 7 и, так как в блоке присутствуют дефекты из КЭД К, снова формируется сигнал сравнения и организуется новый цикл переадресации. В результате по адресу 3-5 из ПЗУ 46 считывается фиктивный адрес 7-6, а адрес 3-5 запоминается в блоке 9 регистров. Далее устройство при попытке считать тестовый набор с адресом 7-6 с перфоленты считывает метку КТПДI. Так как в режиме переад13 1254488 эквивалентных дефектов и выдает его в блок 5 индикации.

В режиме ПС по командам от блока

6 управления СчЛ + 1 и СчН + 1 счетчики 48 и 49 формируют текущий адрес анализируемого тестового набора и выдают его на входы соответственно схем 50 и 51 сравнения, которые, в свою очередь, вместе с элементом

ИЛИ 52 формируют сигнал несравнения 1б

НСРВ для выдачи его в блок 6 управления. На первый вход обоих схем сравнения поступает информация из регистра 47. Обновление информации в регистре 47 адреса происходит во время цикла переадресации, когда по сигналу ПРА от блока 6 управления по адресу текущего тестового набора, образованного содержимым счетчиков . 48 и 49, в регистр 47 считывается 2О информация из блока 46 памяти. При этом, во время цикла переадресации содержимое обоих счетчиков 48 и 49 поступает в блок 9 регистрации адресов для записи и последующей индика" 25 ции в блоке 5 индикации.

Работа блока 9 (фиг. 4) начинается с обнуления всех регистров 53 по сигналу УСТ 0 блока 6 управления.

Затем в цикле переадресации по сигналу ЗПТН от блока 6 управления адрес тестового набора, на котором произошло сравнение эталонной реакции с ожидаемой, поступает в параллельном коде от блока 8 и записывается в младшие разряды всех регистров 53. Затем блок б управления выдает сигнал СДБ, который попадает на управляющий вход всех регистров

53 и обеспечивает сдвиг информации > из младших разрядов в старшие, что позволяет сохранить все адреса тестовых наборов, на которых произошло сравнение эталонной реакции с ожи" даемой. Вся информация иэ блока 9 45 в конце работы устройства в режиме

ПС индицируется в блоке 5 индикации.

На фиг. 10, показан пример теста поис- ка дефектов для последовательностной схемы. Тест состоит иэ 6 лучей.

Лучи следуют в тесте в порядке возрастания номеров. Точки пересечения лучей и вертикальных линий (фиг. 7) имеют двойную нумерацию, например, на луче 1 выделены две точки 1-4 и 1-8, в обозначениях которых 1 номер луча, 4, 8 — номера тестовых наборов. При этом 1-4 и 1-8 - раз4488

16 на ТН с адресом 3-5 вырабатывается сигнал HCPB в блоке 4 сравнения.

Поскольку устройство уже работает в режиме переадресации, организуется новый цикл переадресации, в результате которого из ПЗУ 46 по адресу

3-5 считывается адрес 4-7. Однако, вследствие наличия сигнала HCPB от блока 4 сравнения, адрес 3-5 не

10 запоминается в блоке 9 регистров.

Пусть на ТН с адресом 4-7 происходит сравнение реакций, в результате чего из блока 46 по адресу 4-7 считывается фиктивный адрес 7-6, а адрес

15 4-7 запоминается в блоке 9. При попытке найти на ленте ТН с адресом

7-6 блок 6 управления определяет метку КТПД1, что ведет к индикации содержимого блока регистров, т.е.

20 1-4, 1-8, 4-7, по которому определяют и устраняют К».

15 125 ресации при получении сигнала сравнения соответствующие адреса из цепочек запоминаются в блоке регистров, то считывание метки КТПД1 при,водит к индикации следующего содержимого блока регистров: 1-4, 3-5.

По этим адресам определяем и устраняем Кэ.

Пусть для КЭД -Кэ построен k -идентификатор, которому соответствует множество адресов ТН; 1-4, 3-5, а для КЭД К, построен k -идентификатор, которому соответствует множество адресов ТН: 1-4, 1-8, 4-7. Как видно, оба эти идентификаторы содержат первым один и тот же адрес 1-4.

Пусть также, они не содержат одинаковых адресов с любым другим k -идентификатором. При наличии в проверяемом блоке дефектов из КЭД К или

К на ТН с адресом 1-4 вырабатываи ется сигнал сравнения ответной реакции с ожидаемой. После этого производится установка режима переадресации в устройстве и вместо последо- 25 вательного анализа реакций на ТН в порядке возрастания их адресов анализируются реакции на ТН по цепочке адресов. Однако, в отличие от первого примера, для устранения неодно- М значности переходов в цепочках 1-4, 3-5 и 1-4, 1-8 организуют цепочку

1-4, 1-8, 3-5, 4-7, 7-6, которая получается объединением цепочек обоих идентификаторов.

Таким обргзом, после получения сигнала сравнения на ТН с адресом

1-4, вместо анализа на следующем этапе реакции на ТН с адресом 1-5, будет анализироваться. реакция на ТН 40 с адресом, который определяется следующим путем: в цикле переадресации по адресу 1-4 из ПЗУ 46 в блоке 8 считывается адрес переходов 1-8, а адрес 1-4 запоминается в блоке ре- 45 гистра. После того, как ТН с данным адресом 1-8 находится на перфоленте, осуществляется его подача на проверяемый блок 7 и анализируется ответная реакция. При этом результат может быть двояким. Рассмотрим оба варианта.

Произошло сравнение ответной реакции с ожидаемой, В результате организуется новый цикл переадреса" ции и по адресу 1-8 из ПЗУ 46 в блоке 8 считывается адрес 3-5, а адрес

1-8 запоминается в блоке 9. Пусть

Произошло несравнение ответной реакции с ожидаемой. При этом в блоке 4 сравнения формируется сигнал

HCPB. Поскольку устройство уже работает в режиме переадресации, организуется новый цикл переадресации, в результате которого иэ блока 46 памяти по адресу 1-8 считывается адрес 3-5. Однако, вследствие наличия сигнала НСРВ от блока 4 сравнения, адрес 1-8 не запоминается в блоке 9.

Пусть на ТН с адресом 3-5 происходит сравнение ответной реакции с ожидаемой, в результате чего в цикле переадресации адрес 3-5 запоминается в блоке 9, а из ПЗУ 46 по адресу 3-5 считывается адрес 4-7. Пусть на ТН с адресом 4-7 блок 4 сравнения вырабатывает сигнал HCPB. Тогда по адресу 4-7 из ПЗУ 46 считывается фиктивный адрес 7-6, а предыдущий адрес 4-7 в блоке 9 не запоминается.

Таким образом, при считывании метки

КТПД1 происходит индикация содержимого блока регистров 1-4, 3-5, по которому определяют и устраняют К .

Формула изобретения

Устройство для контроля. и диагностики дискретных блоков, содержащее блок памяти тестов, блок памяти, блок сравнения, блок анализа места неисправностей, блок управления и коммутатор, блок управления содержит регистр, причем первый выход выход несравнения которой соединей с первым входом элемента ИЛИ, второй вход которо-о соединен с выходом несравнения второй схемы сравнения, первая и вторая группы информационных входов которой соединены с группой разрядных выходов счетчика номера дефекта н с группой выходов признака номера дефекта в те10 кущем тестовом слове регистра номе ров соответственно, при этом группа разрядных выходов счетчика теку" щего адреса тестового слова и группа выходов счетчика номера дефекта

15 соединены с первой и второй группами информационных входов блока регистрации адресов, а группа разрядных выходов счетчика текущего адреса соединена с первой группой инфор20 мационных входов блока индикации, входы сброса счетчика текущего адреса тестового слова и счетчика номера дефекта соединены с десятым и девятью выходами блока управления, 25 суммирующий вход счетчика текущего адреса тестового слова соединен с одиннадцатым выходом блока управления, выход элемента ИЛИ соединен с . вторым входом логических условий блока управления, гачппа выходов которого соединена с группой управляющих входов коммутатора, двенадцатый, тринадцатый и четырнадцатый выходы блока управления .соединены с входом сброса, входом синхронизации и входом записИ блока регистрации адресов соответственно, пятнадцатый и шестнадцатый выходы блока управления соединены с информационными входами блока индикации, вторая группа информационных входов которого соединена с группой выходов блока регистрации адресов, группа выходов признака микрооперации бло.45 ка памяти тестов соединена с группой входов логической операции, блока управления, группа выходов признака тестов блока памяти тестов соединена с группой информационных входов коммутатора, группа выходов которого соединена с первой груп50 пой информационных входов блока сравнения, вторая группа информационных входов которого соединена с груп" пой выходов признака эталонного отклика блока памяти, вход разрешения которога соединен с входом пус" ка устройства, при этом блок управления содержит регистр микрокоманд, 17 1254488 18 блока управления соединен с входом синхронизации блока сравнения, выход несравнения которого соединен с первым входом логических условий блока управления, второй выход которого соединен с входом записи блока памяти, группа информационных входов которого соеди