Быстродействующий аналого-цифровой преобразователь

Быстродействующий аналого-цифровой преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в области аналого-цифровых преобразователей. Изобретение позволяет повысить быстродействие устройства. Это достигается за счет уменьшения времени компенсации , ускорение формирования младших разрядов кода достигается тем, что счетчик работает не на сложение (при его нулевой начальной установке), а на вычитание (при его едничной начальной установке ). При этом опорный компаратор фиксирует момент начала работы счетчика (момент, когда фаза выходного напряжения рабочего фазовращателя достигла значения (f, ), а блок адаптации фиксирует момент окончания компенсаоди (момент, когда фаза выходного напряжения рабочего фазовращателя достигла значения q ). Для уменьшения времени компенсации в устройство , содержащее генератор опорного напряжения, рабочий фазовращатель, блок компараторов, шифратор, блок памяти, блок компенсирующего тока, опорньё) фазовращатель, формирователь и myльcoв, генератор импульсов, счетчик шшульсов, блок управления, введешь опорный фазовращатель и блок адаптации. 3 з.п. ф-лы, 8 ил. (/ С ел . ел

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (ly (10 ш 4 Н 03 М 1/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАН ИЗОБРЕТЕНИЙ И OTHPblTH4 (21) 3852004/24-24 (22) 23. 01. 85 (46) 30.08.86. Бюл. Р- 32 (7 1) Ордена Ленина институт кибернетики им. В.М.Глушкова (72) В.П.Стокай, В.Д.Зайко, В.Ф.Коваль и В.Г.Игдал (53) 681.325 (088.8) (56) Измерительная техника, 1972, I 11, с.8-11.

Авторское свидетельство СССР

У 884121, кл. Н 03 К 13/00, 1980. (54) ВЫСТРОДЕЙСТВУКЩИЙ АНАЛОГОЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к вычис- .лительной технике н может быть использовано в области аналого-цифровых преобразователей. Изобретение позволяет повысить быстродействие устройства. Это достигается за счет уменьшения времени компенсации, ускорение формирования младших разрядов кода достигается тем, что счетчик работает не на сложение (при его нулевой начальной установке), а на вычитание (при его едничной начальной установке). При этом опорный компаратор фиксирует момент начала работы счетчика (момент, когда фаза выходного напряжения рабочего фазовращателя достигла значения g ), а блок адаптации фиксирует момент окончания компенсации (момент, когда фаза выходного напрякения рабочего фазовращателя достигла значения „ ). Для уменьшения времени компенсации в устройстso, содержащее генератор опорного напряжения, рабочий фазовращатель, блок компараторов, шифратор, блок памяти, блок компенсирующего тока, опорньй фазовращатель, формирователь импульсов, генератор импульсов, счетчик импульсов, блок управления, введены опорный фазовращатель и блок адаптации. 3 з.п. ф-лы, 8 ил.

1254584

2О

Изобретение относится к вычислительной технике и может быть использовано и области аналого-цифровых преобразователей.

Цель изобретения — повышение быстродействия.

На фиг. 1 приведена функциональная схема устройства; на фиг. 2— функциональная схема блока адаптации; на фиг, 3 — функциональная схема блока управления; на фиг. 4 — функциональная схема формирователя импульсов; на фиг. 5 — структурная электрическая схема блока компенсации тока; на фиг. 6 - структурная электрическая схема формирователя импуль1 сов входящего в блок компенсирующего тока;на фиг.7 - структурная электри- :. ческая схема рабочего фазовращателя; на фиг. 8 — функциональная схема блока коипараторов.

Устройство (фиг. 1) содержит генератор 1 опорного напряжения, рабочий фазовращатель 2, блок 3 коипараторов, шифратор 4, блок 5 памяти, блок 6 компенсирующего тока, опорный фазовращатель 7,, формирователь 8 импульсов, генератор 9 иипульсов, счетчик . 10, опорный компаратор 11, блок 12 управления и блок 13 адаптации.

Блок 13 адаптации (фиг. 2) содержит дешифратор 14, блок 15 элементов

ИЛИ, элемент 16 ИЛИ, выполненный иа шести инверторах 17, элемент 18 задержки, триггер 19, дешифратор 20, счетчик 21 импульсов, генератор 22 импульсов, триггер 23, резистор 24 и элемент И 25.

Блок 12 управления (фиг. 3) содержит элементы 26 и 27 ИЛИ, кнопку 28

"Пуск", кнопку 29 "Сброс", триггер

30, генератор 31 импульсов, счетчик

32 иинульсов, дешифратор 33, триггер

34, резистор 35, элемент Зб задержки.

Формирователь 8 импульсов (фиг.4) содержит компараторы 37 и 38, иивертор 39, элемент 40 И.

Блок 6 компенсирующего тока (фиг. 5) содержит резистор 41, транзисторы 42, 43, 44 и 45, резистор 46, триггер 47, фориирователь .48 импульсов, элемент 49 И.

Формирователь 48 импульсов (фиг.б) содержит диод 50, конденсатор 51,элементы 52 и 53. И. Рабочий фаэовращатель 2 (фиг.7) содержит ферромагнитные сердечники 54 и 55, на каждом из которых намотаны рабочие обмотки 56 и 57, включенные встречно, обмотки

58 и 59 управления и компенсации, резисторы 60, 61 и 62. На обмотку 58 подается входной сигнал, на обмотку

59 — сигнал с выхода блока 6, на резисторы 60 и 61 — напряжение с выхода генератора 1.

Блок 3 компараторов (фиг.8) содержит компараторы 63, опорные фазовращатели 64, триггеры 65, резистор 66.

Опорный фазовращатель 7 отличается от рабочего фазовращателя 2 отсутствием обмоток 58 и 59.

Рассмотрим работу устройства для двух случаев

В первом случае значение преобразуемого сигнала Х » таково, что соответствующий ему фазовый сдвиг q „ выходного напряжения рабочего фазовращателя 2 удовлетворяет соотношению

«Ч» Ч»,, где Ц», -фазовыйсдвиг,; соответствуюпдй преобразуемому сигналу Х„, равному дискретности блока 3.

Во втором случае значение преобразуемого сигнала Х » таково что соответствующий ему фазовый сдвиг с » выходного напряжения рабочего фазовращателя 2 удовлетворяет соотношенива

30 O ì. - @»

В первом случае, поскольку cp» c с Ч „,, ни один из комнараторов 63 не сработает, в силу чего код старших разрядов в блоке 5 будет состоять

33 из одних нулей (т.е. ни Один из триггеров блока 5 не перебросится в "1"), в связи с чем на выходе элемента 25 в блоке 13 не появится напряжение, которое устанавливает в "1" триггер

46 23 блока 13 адаптации и запускает счетчик 21

Кроме того, поскольку y „ crt», > опорный компаратор 11 не опрокинетсяон останется в исходнои состоянии, ф при котором его выходной сигнал (уровень лог."1")., поступающий на первый

-вход генератора 9, разрешает импульсаи с выхода генератора 9 поступать на вход "Вычитание" счетчика 10 и

3ф уменьшать показания последнего. На втерой и третий входы генератора 9 импульсов при этом поступают paspe" шающие потенциалы соответственно с выхода фориирователя 8 и с первого у выхода блока 13 (прямой выход триггера 19, находящийся в "1"). Поэтому счетчик 10 работает на вычитание в течение интервала времени, равного длительности импульса на выходе формирователя 8 (длительность этого импульса пропорциональна величине

Ч»< — » ).По окончании преобразования в счетчике 10 будет зафиксирован код младших разрядов цифрового эквивалента входного сигнала 3„.

Во втором случае опорный компаратор 11 опрокидывается, на его выходе . устанавливается сигнал лог."0", эапрещакщий импульсам с выхода генератора 9 поступать на счетчик 10. Одновременно в блоке 3 сработает соответствующее величине щ „ количество компараторов 63, в результате чего 5, на выходе блока 3 будет сформирован единичный (унитарный) код, который по соответствующим командам блока 12 сначала будет преобразован в двоичный код (при помощи шифратора 4), а затем записан в блок 5. Так в течение первого такта преобразования происходит формирование старших разрядов цифрового эквивалента входного сигнала Х».

Поскольку код сформированных в течение первого такта старших разрядов может с держать единицу, на нн« версном выходе блока 5 появится отрицательный перепад напряжения (из 30 лог."1" в лог."О"), который включит блок 6, при этом в нем сигнал с выхода формирователя 48 установит триг-. гер 47 в "1", благодаря чему ток от источника, собранного на транзисторах 44 и 45 .ерез транзистор 43 поступит в обмотку 59 рабочего фазовращателя .2, и начнется процесс компенсации, в течение которого фаза выходного напряжения рабочего фазовра- щ щателя 2 сдвигается в направлении, противоположном тому, в котором она сдвигалась под воздействием входного сигнала I„. Затем включится блок 13 и на выходе элемента 25 появится пе- g5 репад напряжения (из лог."0" в лог."1"), который установит триггер

23 в "1", при этом импульсы генератора 22 начнут подсчитываться счетчиком 22. Дешифратор 20 выделяет иэ 5g последовательности этих импульсов соответствующие импульсыв соответствии снеобходимым временемкомненсации.; L

Ьдновременно на второй вход блока 13 адаптации с прямого выхода бло- ка 5 поступает сформированный в течение первого такта код старших разрядов цифрового эквивалента преобра1254584 4 зуемого сигнала 2„ (на фиг ° 2 этот сигнал поступает на вход дешифратора

14). В зависимости от поступающего на дешифратор 14 кода разреша.ощий потенциал появится на одном из выходов дешифратора 14. Функциональная схема блока 13 адаптации приведена для случая, когда в течение первого такта преобразования происходит определение четырех старших разрядов выходного тока. В таком случае в зависимости от кода полученных в течение первого такта преобразования четыреэс разрядов разрешающий потенциал будет на соответствующем выходе дешифратора 14, а значит и на первом входе соответствующего элемента ИЛИ блока 15.

На вторые входы элементов ИЛИ блока 15 поступают сигналы с выходов дешпфратора 20.

Такии образом, чем больший код старших разрядов, тем больший номер имеет элеиеит ИПИ, на первый вход которого поступает разрешающий сигнал с выхода дешифратора 14, и тем позднее появятся сигналы на выходах блока 13.

Хаким образом блок 13 адаптации фиксирует момент окончания компенсации (этот момент наступает тем раньше, чем меньше величина входного преобразуемого сигнала Х„.

Блок 13 работает следующим образоме

При нажатии кнопки ™Пуск" в блоке

12 управления на его первом выходе появляется сигнал лог."0", который, поступая на третий вход блока 13, устанавливает в "1" триггер 19, сигнал с прямого выхода которого разрешает поступление импульсов с генератора 9.импульсов на счетный вход счетчика 10.

На второй вход блока 13 г прямого выхода блока 5 поступает кор старших разрядов, сформированный в течение первого такта преобразования. В зависимости от поступившего на второй вход блока 13 адаптации кода старших разрядов разрешающий потенциал (уровень лог."0") будет только на одном из выходов дешифратора 14, а значит и на первом входе только одного элемента ИЛИ блока 15.

При поступлении на первые входы блока 13 с инверсного выхода блока 5 кода, содержащего хотя бы одну еди5 12545 ницу, происходит установка в единицу триггера 23, сигнал с прямого выхода которого включает генератор 22 импульсов, импульсы которого поступают на счетчик 21. Дешифратор 20 ниделяет из последовательности поступающих на счетчик 21 импульсов генератора 22 соответствующие импульсы, которые поступают на вторые входы блока

15. Следовательно, на втором выходе 1и блока 13 появится один из импульсов генератора 22 (этот импульс свидетельствует об окончании процесса компенсации).

Таким образом, чем больший код поступает на второй вход блока 13 (на вход дешифратора 14), тем позднее появится импульс на втором выходе блока 13, фиксирующий момент окончания компенсации. Этот импульс уста- ZO навливает в "О" триггеры !9 и 23 и в блоке 13 адаптации и выключает блок 6.

Чем больше величина входного (преобразуемого) сигнала и чем больше код 25 старших разрядов, тем большая величина компенсирующего тока необходима для осуществления компенсации, тем большее время необходимо для того, чтобы требуемое значение компенсиру- у ющего тока установилось с требуемой точностью в обмотке 59 рабочего фазовращателя 2 и тем позднее появится импульс на втором выходе блока 13 адаптации. 35

Импульс с выхода элементов ИЛИ блока 15 устанавливает в "0" триггеры 19 и 23, пройдя элемент !8 подготавливает блоки устроиства к новому циклу работы: в блоке 13 устанавлива-4О ет в "0" счетчик 22, а также выполняет начальные установки в блоках 5, 12„ счетчике 10 — в блоках 5 и 12 осуществляет нулевые установки, а счетчик 1О— устанавливает в начальное состояние.

Блок 12 работает следующим образом

При нажатии кнопки 28 триггеры 30, 34 устанавливаются в "1". Сигнал с прямого выхода триггера 30 включает . у генератор 31, импульсы которого под" считываются счетчиком 32, дешифратор

33 выделяет иэ этой последовательнос" ти соответствующие импульсы. Первый иэ этих импульсов, поступая на первый вход блока 3, .осуществляет за» пись состояний компараторов 63 в триггеры 65. Второй из этих импуль84 б сов, поступая на второй вход шифратора 4, формирует двоичный код старших раэрядов,а т етий из этих импульсов, поступая на третий вход блока 5, осуществляет запись полученных старших разрядов в блок 5 и одновременно устанавливает в "0" триггеры в блоке 3.

Сигналы с прямого и инверсного выходов триггера 34 обеспечивают требуемый режим работы счетчика 10.

Сигнал с первого выхода блэка 12 (уровень лог."О"), поступая на третий вход блока !3, подготавливает генератор 9 импульсов к работе в течение второго такта преобразования.

Сигнал, поступающий на вход блока

12 с третьего выхода блока 13, обеспечивает начальные установки в блоке 12.

Формирователь 8 содержит каьатараторы 37 и 38, преобразующие выходные сигналы рабочего 2 и опорного 7 фазовращателей в сигналы прямоугольной формы. При помощи элементов И формируется выходной сигнал формирователя 8„ длительнэсть которого пропорциональна величине остаточного (нескомпенсированного) фазового сдвига выходного напряжения рабочего фазовращателя 2. Благодаря тому, что блок 6 генерирует ток, установившееся значение которого зависит от кода старших разрядов и равно максимальному из всех токов (или больше), генерируемых аналогичным блоком в прототипе, его установившееся значение (с требуемой точностью) будет достигнуто также через время, равное t однако промежуточные значения, которые нужны для компенсации при различных значениях входных сигналов, будут достигнуты значительно быстрее, чем в прототипе. Этим обепечивается значительное уменьшение времени компенсации (для случаев, когда уровни преобразуемых сигналов меньше их максимальных значений)„ а значит и существенное увеличение среднего быст" родейств .я устройства. формула изобретения l. Быстродействующий аналого-циф" ровой преобразователь, содержащий блок управления, рабочий фаэовраща1254584 тель, выход которого соединен с первымл входами формирователя импульсов и блока компараторов, выходы которого через шифратор соединены с первыми входами блока памяти, генератор опорного напряжения, выход которого соединен с вторым входом блока компараторов, первым входом рабочего фазовращателя и входом опорного фазовращателя, выход которого соединен с 10 вторым входом формирователя импульсов, генерат р импульсов, выход которого соединен с первым входом счетчика импульсов, выходы которого являются первыми выходными шинами, прямые 5 выходы блока регистра числа являются вторыми выходными шинами, блок компенсирующего тока, выход которого соединен с вторым входом рабочего фазовращателя, третий вход которого 20 является входной шиной, о т л и ч аю шийся тем, что, с целью повышения быстродействия, в него введены блок адаптации, выполненный на первом и втором дешифраторах, генерато- 25 ре импульсов, счетчике импульсов, первом и втором триггерах, резисторе, блоке элементов ИЛИ, элементе ИЛИ, элементе задержки, элементе И, а также опорный компаратор, первый вход 30 которого соединен с выходом опорного фазовращателя, второй вход соединен ,с выходом рабочего фазовращателя, а выход соединен с первым входом генератора импульсов, второй вход которо- 5 го соединен с выходом формирователя импульсов, а третий вход — с выходом элемента задержки, вход которого объединен с первым входом блока компенсирующего тока, вторые входы кото- О рого объединены поразрядно с входами элемента И и соединены поразрядно с соответствующими инверсными выходами блока памяти, прямые выходы которого соединены поразрядно с входами перво-<5 ???? ??????????????????????, s-???????? ?????????????? ???????????????? ???????????????? ?? ???????????? ?????????????? ?????????? ????????????????????, ?? ???????????? ?????????? ?????????????? ???????????? ???????????????? ??????????????????, ????->О ранления и вторым входом блока памяти, третий вход которого объединен с третьим входом блока компараторов и соединен с вторым входом блока управления, третий выход которого сое- > динен с третьим и четвертым входами счетчика импульсов, пятый вход которого соединен с четвертым выходом блока управления, пятый выход которого соединен с вторым входом шифратора шестой выход блока управления соединен с четвертым входом блока компараторов, причем инверсный выход элемента И соединен с С-входом второго триггера, S-вход которого через резистор соединен с шиной напряжения положительной полярности, D-вход соединен с инверснь.м выходом второго триггера, R-вход которого объединен с R-входом первого триггера, входом элемента задержки и соединен с выходом элемента ИЛИ, С- и L -входы первого триггера являются общей шиной, выходы первого дешифратора соединены поразрядно с первыми входами блока элементов ИЛИ, вторые входы которого соединены поразрядно с выходами второго дешифратора, а ныходы блока элементов ИНИ соединены с соответствующими входами элемента ИЛИ, вход второго дешифратора через последовательно соединенные счетчик импульсов и генератор импульсон блока адаптации соединен с прямым выходом второго триггера, вход сброса счетчика импульсов блока адаптации соединен с выходом элемента задержки.

2. Преобразователь по п. f о т— л и ч а ю шийся тем, что блок управления выполнен на первом и втором триггерах, счетчике импульсов, генераторе импульсов, резисторе, двух элементах ИЛИ, кнопке "Пуск", кнопке "Сброс", элементе задержки, дешифраторе, первый, второй и третий выходы которого являются соответственно шестым, пятым и вторым выходами блока управления, третий и четвертый выходы которого являются соответственно прямым и инверным входами черного триггера, S-нходы

nepsoro я второго триггеров объединены и соединены с ныходом первого элемента ИЛИ, которы.". является первым выходом блока управления С- и

D-входы первого триггера объединены, соединены с общей шиной н через кнопки "Пуск" и "Сброс" соединены с перными входами соответственно первого и второго элементов ИЛИ, R-вход первого триггера вторым входом объединен с входом сброса счегчика импульсов, входом элемента задержки, первым выходом резистора, вторым входом второго элемента ИЛИ, и является нходом блока управления, 9 1254 второй выход резистора является шиной напряжения положительной полярности, выход второго элемента ИПИ соединен с К-входом второго триггера, С- и D-входы которого соединены с общей шиной, прямой выход второго триггера через генератор импульсов соединен со счетным входом счетчика импульсов, выходы которого соединены с соответствующими входами дешиф- !О ратора, причем выход элемента задержки соединен с вторым входом первого элемента ИЛИ.

3. Преобразователь по п.f, о тл и ч а ю шийся тем, что блок компенсации тока выполнен на четырех транзисторах, двух резисторах, триггере, формирователе импульсов и элементе И, при этом вторыми входами блока комнеисирующего тока являются 2О соответствующие входы элемента И,выход которого через формирователь им пульсов соединен с S-выходом триггера С- и Р-входы которого являются общей шиной, R-вход является первым 25 входом блока компенсирующего тока, инверсный выход триггера соединен с базой первого транзистора, коллектор. которого является выходом блока компенсирующего тока, эмиттер объединен с эмиттером второго транзистора и соединен с коллектором третьего транзистора, база второго транэисто584 10 ра соединена с шиной напряжения положительной полярности, а коллектор— с общей шиной и через первый резистор с базой третьего и четвертого транзисторов и коллектором четвертого транзистора, эмиттер которого является шиной первого источника напряжения, шина второго источника напряжения через второй резистор соединена с эмиттером третьего транзистора.

4. Преобразователь по п.f, о тл и ч а ю шийся тем, что блок, компараторов выполнен на компараторах, опорных фазовращателях, триггерах и резисторе, первый вывод которого является шиной напряжения положи тельной полярности, второй вывод соединен с S-входами триггеров, С-входы которых объединены и являются четвертым входом блока компаратров, третьим входом которого являются Квходы триггеров, D-вход каждого триггера соединен с выходом соответствующего компаратора, первый вход i-ro компаратЬра соединен с выходом i-го опорного фазовращателя, входы которых объединены и являются вторым входом блока компараторов, вторые входы компараторов объединены и являются первым вхо.дом блока компараторов, прямоте и ин версные выходы триггеров являются выходами блока компараторов.

1254584 ® 4Ж»«уу Ф4 Х

Фме. М

1254584

4fs бнин ЮуараЮмюю

Фж3

Составитель A.Òèòîâ

Редактор И.Петрова Техред В.Кадар Корректор И.Максимишинец

Заказ 4729/58 Тираж 816, Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная,4