Устройство тактовой синхронизации

Устройство тактовой синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электросвязи и обеспечивает уменьшение времени вхождения в синхронизм и повышение помехоустойчивости при искаже- mtax типа преобладание и кратковременных перерывах связи. Импульсы задающего генератора 1 поступают через блок 2 добавления и исключения импульсов на счетный вход делителя частоты (ДЧ) 3, имеющего коэф. деления 2. При добавлении или исключении импульсов изменяется частота сигналов на п входах ДЧ 3, И-и выход является выходом устройства. Сигналы с п -го выхода ДЧ 3 поступают на ДЧ 4 и на формирователь 14 стробирующих импульсов. Селектор 5 фронтов посылок формирует импульсы, совпадающие с передним и задним фронтами входного сигнала и импульсами задающего генератора 1. Импульсы переднего фронта поступают на фазовый дискриминатор (ФД) 15. Анализатор 7 входного сигнала запрещает прохождение импульса заднего фронта (ИЗФ) через ключ 8, если длительность посылок входного сигнала меньше заданной . Прошедаме через ключ 8 ИЗФ про

СОЮЗ СОВЕТСКИХ

СОЩЩЛИСТИЧЕСНИХ щи БЛИН (19) (11) с5р4 Н04Ь 702

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ГЮ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Ъе.

l ь, .л-, ОПИСАНИЕ ИЗОБРЕТЕНИЯ / "

Н AETOECHOEIV CEHEETEIIACTOV (21) 3914715/24-09 (22) 17.04 ° 85 (46) 30.08.86. Бюл. У 32 (72) В.Н.Звездогляд и Б.Л.Шарыгин (53} 621.394.662 (088.8) (56) Авторское свидетельство СССР

В 743217, кл. Н 04 L 7/02, 1976.

Авторское свидетельство СССР

У 562935. кл. Н 04 L 7/02в 1974 (прототип). (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗАЦИИ (57) Изобретение относится к электросвязи н обеспечивает уменьшение времени вхождения в сияхронизи и повышение помехоустойчивости при искажениях типа "преобладание" и кратко» временных перерывах связи. Импульсы задающего генератора 1 поступают через блок 2 добавления и исключения импульсов на счетный вход делителя частоты (ДЧ).3, ииеющего коэф. деления 2. Прн добавлении или исключении импульсов изменяется частота сигналов íà я входах ДЧ 3, я -й выход является выходом устройства. Сигналы с и -го выхода ДЧ 3 поступают на ДЧ

4 и на формирователь 14 стробирующих импульсов. Селектор 5 фронтов посылок формирует импульсы, совпадающие с передним и задним фронтами входного сигнала и импульсами задающего генератора 1. Импульсы переднего фронта поступают на фазовый дискрииияатор (ФД) 15. Анализатор 7 входного сигнала запрещает прохождение импульса заднего фронта (ИЗФ) через ключ 8, если длительность посылок входного сигнала меньше заданной. Прошедщие через ключ 8 ИЗФ про1254589 ходят через элемент И 9 в том случае, если с анализатора 6 входного сигнала поступит разрешающий сигнал после накопления заданного числа ИЗФ. С элемента И 9 ИЗФ поступают на ФД 15, элемент И 10 и дискриминатор 11 ложной синхронизации. Последний формирует сигнал, устанавливающий ДЧ 3 в "0", если рассогласование фаз входного и выходного сигналов устр-ва равно 180 . При этом исключается ложная синхронизация.

ИЗФ в пределах строб-сигнала верной синхронизации поступает на накопитель 12. Его сигнал запрещает

Изобретение относится к электросвязи н может использоваться в сис-. темах .передачи данных для тактовой . синхронизации.

Целью изобретения является уменьшение времени вхождения в синхрониэм и повышение помехоустойчивости при искажениях типа "преобладание" и кратковременных перерывах связи. ,На чертеже представлена структурная электрическая схема устройства тактовой синхронизации.

Устройство тактовой синхронизации содержит задающий генератор 1, блок добавления и исключения 2 импульсов, делитель 3 частоты, дополнительный делитель 4 частоты, селектор 5 фронтов посылок, первый анализатор 6 входного сигнала, второй анализатор

7 входного сигнала, ключ 8, первый и второй элементы И 9 и 10, дискриминатор 11 ложной синхронизации, накопитель 12, усредняищий блок 13, формирователь 14 стробирующих импульсов, фазовый дискриминатор 15, Фазовый дискриминатор 15 содержит блок обработки 16 импульсов переднего фронта, блок обработки 17 импульсов заднего фронта, первый и второй элементы ИЛИ 18 и 19, блок 20 выделения преобладаний.

Блок обработки 16 импульсов переднего фронта н блок обработки 17 импульсов заднего фронта содержат и— разрядный реверсивный счетчик 21,элеформирование сигналов на выходе дискриминатора 11 и переключает коэф. усреднения усредняющего блока 13.

Импульсы с усредняющего блока 13 поступают на управляющий вход блока 2.

ФД 15 определяет рассогласование одноименных фронтов входных и выходных сигналов устройства. Особенностью устройства является последовательное и раздельное запоминание разности по переднему и заднему фронтам и одновременное формирование импульсов добавления и исключения. Корректировка производится по обоим фронтам. 2 з.п, ф лыэ 1 ил °

2 мент ИЛИ 22, RS-триггер 23, первый и второй элементы И 24 и 25, Устройство тактовой синхронизации работает следующим образом.

Формируемые задакащм генератором

1 высокочастотные импульсы поступают через блок 2 добавления и исключения импульсов на счетный вход делителя частоты 3, имеющего коэффициенг деле10 ния 2. Добавление и исключение импульсов задамщего генератора 1 на счетном входе делителя частоты 3 asменяет частоту сигналов на н выходах делителя Э частоты, в том числе и на !

5 И-м, выходе, являнщимся одновременно выходом устройства тактовой синхронизации. Кроме того, сигналы П -го выхода делителя 3 частоты посгупают на вход дополнительного делителя 4 час20 тоты, на первом и втором выходах которого формируются сигналы с заданными коэффициентами деления, с частотой значительно ниже частоты сигна-

- лов на выходе устройства тактовой

>> синхронизации. До поступления сигналов.принятых кодовых посылок на вход устройства тактовой синхронизации на выходах селектора 5 фронтов посылок, второго анализатора 7, ключа 8, ер30 ного и второго элементов И 9 и 10, первого анализатора 6, дискриминатора 11, накопителя 12, фазового дискриминатора 15 и усредняющего блока

13 выходные сигналы отсутствуют. Сиг- налы от дополнительного делителя 4

125 частоты поступают на устанавливающие входы первого анализатора 6 и накопителя 12, устанавливая их в исходное состояние.

Частота выходных сигналов на первом выходе дополнительного делителя

4 частоты выбирается в зависимости от заданной длительности кратковременных перерывов связи, не нарушающих синхронизацию в заданных преде- 10 лах точности Фазирования, а частота сигналов на втором выходе — в зависимости от заданного времени установления верной синхронизации с заданной точностью фазирования. Формиро- 5 ватель 14 стробирующих импульсов вырабатывает на втором выходе стробсигналы, совпадающие своей серединой с серединой периода выходных сигналов устройства тактовой синхрониза- 30 ции, разрешающая появление импульсов на выходе дискриминатора 11. На первом выходе формирователя 14 формиру" ются строб-сигналы, совпадающие своей серединой с границами выходных сигналов устройства тактовой синхронизации, разрешая появление на информационном входе накопителя 12 импульсов заднего фронта входных сигналбв при заданном рассогласовании между 30 фронтами входных и выходных сигналов устройства тактовой синхронизации.

При поступлении на вход устройства тактовой синхронизации кодовых посылок входного сигнала селектор 5 фронтов посылок формирует импульсы, совпадающие с передним и задним фронтами входного сигнала и сигналами задающего генератора 1. Импульсы перед-40 нега фронта от селектора 5 поступают на второй анализатор 7, формируя на его выходе сигнал, эанрещакщий появление на выходе ключа 8 сигналов заднего фронта, если длительность пасы- 45 лок входного сигнала меньше заданной.

Второй анализатор 7 может быть выполнен на основе реверсивного счетчика.

С выхода ключа 8 импульсы заднего фронта поступают на второй вход пер- 0 ваго элемента И 9 и на информационный вход первого анализатора 6. С выхода первого анализатора 6 на первый вход первого элемента И 9 поступает разрешающий сигнал только после накопления первым анализатором 6 заданного числа импульсов заднего фронта на заданном интервале.

4589 4

Импульсы заднего фронта с выхода первого элемента И 9 поступают на второй элемент И 10 и дискриминатор

11. При рассогласовании фаз входного н выходного сигналов устройства тако товой синхронизации на 180 на выходах второго элемента И 10 и накопителя 12 сигналы отсутствуют. При этом на выходе дискриминатора 11 формируется сигнал, совпадакнций с задним фронтом входного сигнала, который поступает на установочный вход делителя 3 частоты. Этот сигнал устанавливает делитель 3 частоты в нулевое состояние, тем самым исключая ложную синхронизацию. После этого импульсы заднего фронта в пределах строб-сигнала верной синхронизации, поступая на информационный вход накопителя 12 с выхода второго элемента И 10, формируют на выходе накопителя 12 потенциальный сигнал в зависимости от числа импульсов заднего фронта (на заданном интервале времени}.

Накопитель 12 может быть выполнен на основе реверсивного счетчика с заданным ограничением счета. Сигнал, формируемый на выходе накопителя 12, запрещает формирование сигналов на выходе дискриминатора 11 и, поступая на управляняций вход усредняющего блока 13, переключает коэффициент его усреднения в сторону увеличения. Импульсы переднего фронта с выхода селектора 5, кроме того, поступают на разрешающий вход параллельной записи

ll-разрядного реверсивного счетчика

21 блока 16 обработки. При этом в реверсивный счетчик 21 по h информационным входам параллельной записи числа записывается код, соответствующий мгновенному значению состояния делителя час оты 3, пропорциональный мгновенному значению рассогласования по фазе между передними фронтами входного н выходного сигналов устройства тактовой синхронизации.

Импульсы заднего фронта входного сигнала с выхода первого элемента И

9 также поступают на разрешающий вход параллельной записи и -разрядного реверсивного счетчика 21 блока обработки 17 Прн этом по и информационным входам параллельной записи чи ла в h --разрядный реверсивный счетчик

2t блока обработки 17 записывается код числа, пропорциональный мгновенному значению рассогласо5 12 вания по фазе между задними фронтами входного и выходного сигналов устройства тактовой син1 хронизации. Импульсы заднего фронта с выхода первого элемента И 9, кроме того, поступают на запускающие входы блоков обработки 16 и 17. На первом и втором выходах блоков обработки

1б и 17 формируются пачки импульсов добавления и исключения. Пря этом импульсы добавления поступают на первый и второй входы первого элемента

ИЛИ 18 а импульсы исключения поступают яа первый и второй входы второго элемента ИЛИ 19 ° С выхода первого элемента ИЛИ 18 импульсы добавления и с выхода второго элемента ИЛИ 19 импульсы исключения поступают на блок

20 выделения преобладаний, которыя . при их очередном поступлении работает как реверсивный.счетчик на 2, не формируя импульсов на своем выходе, а при поступлении на один из входов только импульсов добавления или только импульсов исключения работает как транслятор, передавая эти импульсы на усредняющий блок 13. С усредяяющего блока 13 импульсы добавления или исключения поступают на блок добавления и исключения 2, который, добавляя или исключая импульсы задающего генератора 1 яа счетном входе делителя 3 частоты, изменяет частоту (и фазу) выходных сигналов устройства тактовой синхронизации, Блок обработки 16 работает следу ющим образом, Записанное в И -разрядный реверсивный счетчик 21 по я информационным входам мгновенное зяа чение состояния делителя 3 частоты хранится до поступления. на R-вход

RS-триггера 23 импульсов заднего фронта входного сигнала. Выход задающего генератора 1 через тактовый вход фазового,цискриминатора 15 постоянно подключен к первому и второму элементам И 24 H 25. Выход |r -го разряда h -разрядного реверсивного счетчика 21 подключен к первому и второму элементам И 24 и 25, определяя знак рассогласования.

Запускающий импульс формирует на выходе RS-триггера 23 сигнал, разрешающий появление яа выходе первого элемента И 24 или второго элемента

И 25, в зависимости от состояния р-го разряда п -разрядного реверсив54589 Ь ного счетчика 21, импульсов добавления или исключения соответственно.

Импульсы добавле1 яя или исключения с выходов первого элемента И 24 или второго элемента И 25 поступают на суммирующий или вычитающий входы д разрядного реверсивного счетчика 2 1, последовательно списывая число, записанное по п информационным входам до

10 нуля. Аналогично работает блок обработки 17, причем запуск RS-триггера

23 и запись по и информационным входам осуществляется одним и тем же импульсом заднего фронта входного

15 сигнала, поступающим с выхода первого элемента И 9. Сброс RS-триггера

23 производится сигналами переноса с двух выходов h -разрядного реверсивяого счетчика 21 после их суммя2б рования на элементе ИЛИ 22 при их поступлении яа Б-axop RS-триггера 23.

При рассогласования по переднему и задяему фронту между одновременными фронтами входных и выходяьас сиг25 иолов, равном по величине и по знаку, число импульсов добавления (или исключения) равно числу импульсов на выходе первого илн второго блоков обработки 16 и 17, При рассогласова"-б иии„ одинаковом но знаку, но разным по величине число импульсов добавления (или исключения) равно наибольшему числу импульсов яа выходах первого или второго блоков обработки 1б и 17. При рассогласовании, различном по знаку, но равному по величине на выходе первого и второго элементов

ИЛИ 18 и 19 формируется равное количество импульсов добавления и исключения соответственно, но на выходе блока 29 вь1деления преобладаний будет только разность между числами импульсов добавления и исключения (в данном случае руду ), Особенностью предлагаемого устройства тактовой синхронизации является последовательное и раздельное запоминание разности по переднему и заднему фронтам и одновременное (по импульсу заднего фронта) формирование импульсов добавления и исключения. Отдельно тольке по переднему фронту корректировка не производится.

Корректировка производится только, по тем входным сигналам, которые име ют длительность больше заданной и сразу по обоим фронтам. Тем самым повьппается помехоустойчивость устройст1254589 ва Тактовой синхронизации, но исключаются перекосы подстройки при преобладаниях (как это имеет место при подстройке по одному фронту). формула изобретения щих импульсов, вход и второй выход дополнительного делителя частоты подключены соответственно к и -му выходу делителя частоты н установочбавления и исключения импульсов и делитель частоты, последовательно соединенные фазовый дискриминатор и усредняющий блок, выход которого подсоединен к управляющеиу входу блока до- 5 бавления и исключения импульсов, а также селектор фронтов посылок, ключ и дискриминатор ложной синхронизации, причем вход селектора фронтов посыному входу накопителя, а информационный вход и выход второго анализатора входного сигнала подключены со-. ответственно к информационному входу. селектора фронтов посылок и управляладаинй, последовательно соединенных

:блока обработки импульсов заднего ненные дополнительный делитель частоты, первый анализатор входного сигнаФронта н второго элемента ИЛИ, второй вход и выход которого подключены соответственно к второму . выходу блока обработки импульсов ла и первый элемент И, последовательно соединенные формирователь стреби- 30 рующих импульсов, второй элемент И н накопитель, а. также второй анализа(переднего фронта н второму вхотор входного сигнала, при этом выход. задающего генератора подсоединен к ду блока выделения преобладаний, тактовыи входам фазового дискрииина- 3 второй выход блока обработки иипуль тора, второгн анализатора входно- сов заднего фронта подсоединен к втого сигнала и селектора фронтов рому входу первого элемента ИЛИ, при этом и информационных входов, разрешающие, запускающие и тактовые входы блоков обработки импульсов переднего фронта и блоков обработки импульсов посылок, выход импульсов переднего фронта которого подсоединен к управляющему входу второго ана» 4О лизатора входного сигнала и персоединен к запускающему и второму управляющему входам фазового дискри- у вого дискриминатора.

3. Устройство по пп. 1 и 2, о т— минатора, второму входу второго элемента И и инфориационноиу входу дислнчающееся тем, что блоки обработки имнульсов.переднего и эадкриминатора ложной синхронизации, него фронтов выполнены в виде постробирующий вход и выход которого подключены соответственно к второиу следовательно соединенных элемента

ИЛИ, RS-триггера и первого элемента

И, а также второго элемента И и и разрядного реверсивного счетчика, выходу формирователя стробирующих импульсов и установочному входу деливыходы переноса прямого и обратного теля частоты, выход накопителя под5

1. Устройство тактовой синхронизации, содержащее последовательно соединенные задающий генератор, блок до- 1о лок является входом устройства, о т- 20 л и ч а ю щ е е.с я тем, что, с целью уменьшения времени вхождения в синхрониэи и повышения помехоустойчивости при искажениях типа "преобладание" и кратковременных перерывах связи, введены последовательно соедивему разрешающему входу фазового ,дискриминатора, выход импульсов заднего фронта селектора фронтов посылок подсоединен через ключ к инфор- ц мационному входу ервего анализатора входного сигнала и второму входу первого элемента И, выход которого подсоединен к эапрещакицему входу дискриминатора ложной синхронизации и управляющему входу усредняющего блока, второй выход которого подсоедичен к второму управляющему входу блока добавления и исключения импульсов, п выходов делителя частоты подсоединены к соответствующим и информационным входам фазового дискриминатора и и входам формирователя стробнруюющеиу входу ключа.

2. Устройство по п.1, о т,л и ч аю щ в е с я тем, что фазовый дискриминатор выполнен в виде последовательно соединенных блока обработки ююпульсов переднего фронта, первого элемента ИЛИ н блока выделения преобзаднего 4фонта являются соответственно л ннформационныии, первым и вторьм разрещающим, запускающим и тактовым входаии фазового дискриминатора, а первый и второй выкоды блока выделения р являются соответст» венно первым и вторым выходами фазоСоставитель В.Орлов

Редактор А.Гулько Техред В.Кадар

Корректор E.Ñèðîõìàí

Заказ 4729/58 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r,Óàãîðîä, ул.Проектная,4

9 1254589 10 счета которого подсоединены к входам входом блока обработки импульсов пеэлемента ИЛИ, выход ц -разрядного реднего фронта и блока обработки имреверсивного счетчика подсоединен к пульсов заднего ронта, R-вход RSвторому входу первого элемента И и триггера и объединенные третьи входы первому входу второго элемента И, первого и второго элементов И являютвторой вход которого подключен к вы- ся соответственно занускающнм и такходу RS-триггера, выходы первого и товым входами обработки импульсов певторого элементов И подсоединены со- вреднего фронта и блока обработки имответственно к входам прямого и об- пульсов заднего фронта, а выходы перратного счета и -ррааззрядного реверсив- 10 вого и второго элементов И являются ного счетчика, и информационных вхо- соответственно первым и вторым выходов и разрешающий вход параллельной дами блока обработки импульсов передзаписи являются соответственно И ин- него фронта и блока обработки импуль-, формационными входами и разрешающим сов заднего фронта.