Цифровой фазорегулятор

Цифровой фазорегулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике. Может быть использовано в различных областях радиоэлектроники для регулировки фазы сигналов. Целью изобретения является повышение точности установки фазы сигнала в широком диапазоне. В устройство, содержащее два триггерных делителя частоты 4.п-1, 4.п, формирователь З.п, фильтры 5,6, для достижения цели дополнительно введены блок 1 опорных частот, п смесителей 2.2-2.п, (п-2) триггерных делителей частоты 4.1-4.П - 2,(п-1) формирователей 3.1-З.П-1, блок 7 установки делителей частоты, состоящих из инверторов 8.1-8.k, -групп 9.1-9.k и 10.1-10.k элементов 2И-НЕ. Разность фаз сигналов на выходах фазорегулятора может быть учтена выбором начального кода фазы с точностью до единицы младшего разряда, Устройство позволяет синтезировать фазу сигнала в широком диапазоне частот с малой дискретностью, что обеспечивает повышение точности установки фазы. 1 ил. -§ (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (11) (5D 4 С 01 к 25/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3869611/24-21 (22) 18,03.85 (46) 07.09.86.Бюл.¹- 33 (72) Л.Г.Аксенова, Б,A.Àðàíñoí, M.M.Áàðàøêîâ и М.И.Малыкин (53) 621.317,77 (088.8) (56) Авторское свидетельство СССР № 464863, кл. G 01 R 25/04, 1975, Авторское свидетельство СССР

¹ 911366, кл. G Ol R 25/04, 1980. (54) ЦИФРОВОЙ ФАЗОРЕГУЛЯТОР (57) Изобретение относится к измерительной технике. Может быть использовано в различных областях радиоэлектроники для регулировки фазы сигналов. Целью изобретения является повышение точности установки фазы сигнала в широком диапазоне. В устройство, содержащее два триггерных делителя частоты 4..n-l, 4.п, формирователь З.п, фильтры 5,6, для достижения цели дополнительно введены блок 1 опорных частот, п смесителей 2.2-2.п, (n-2) триггерных делителей частоты 4.1-4.n — 2,(n-l) формирователей 3.1-3.п-l, блок 7 установки делителей частоты, состоящих иэ инверторов 8.1-8.k -групп

9.1-9.k и 10.1-.10.k элементов 2И-НЕ.

Разность фаз сигналов на выходах фазорегулятора может быть учтена выбором начального кода фазы с точностью до единицы младшего разряда.

Устройство позволяет синтезировать фазу сигнала в широком диалазоне частот с малой дискретностью, что обеспечивает повышение точности установки фазы. 1 ил.

1 125

Изобретение относится к измерительной технике и.может бьггь использовано в различных областях радиоэлектроники для регулировки фазы сигналов.

Цель изобретения — повышение точ ности установки фазы сигнала в широком диапазоне.

На чертеже приведена схема предлагаемого устройства.

Цифровой фазорегулятор содержит блок 1 опорных частот, и смесителей

2.2-2.n, n формирователей 3.1-3.п, и триггерных делителей 4.1--4.п частоты, фильтры 5 и 6, блок i установки делителей частоты, состоящий из

k инверторов 8.1-8.k первой группы

9.1-9,k элементов 2 И-НЕ и второй группы 10.1-1.0.k элементов 2 И-ПЕ.

Выходы блока 1 опорных частот соединены с гетеродинными входами и смесителей 2.1, 2.2,...,2.п выход каждого из которых через формирователи 3.1, 3,2, ° ...Зп подключен к входу соответствующего триггера триггерного делителя 4.1, 4.4,..., 4.п частоты, выход каждого из триггерных делителей 4,1, 4.2,..., 4.(n-1) частоты подключен к входу смесителя 2,2, 2.3,..., 2.п соответственно, один из выходов блока l опорных частот и выход триггерного делителя 4.п частоты соединены соответственно с первым и вторым фильтрами 5 и 6. Триггерные делители 4 частоты выполнены íà Dтриггерах, количество которых определяется выбранным коэффициентом деления каждого из делителей. R- u Sвходы каждого из D-триггеров триггерных делителей частоты подключены к выходам блока 7 установки делителей частоты. Выходы элементов 2 И-НЕ первой и второй групп 9 и 10 являются выходами блока 7 установки делителей частоты.

Устройство работает следующим образом.

Сигнал частотой f, когерентный с с опорной частотой f „, поступает на смеситель 2.1, на гетеродинный вход которого поступает сигнал К, от блока 1 опорных частот. Значение гетеродинного сигнала выбирается такой величины, чтобы на выходе смесителя

2.1 выделялся сигнал с частотой f, 1„, где 1, - коэффициент деления первого делителя 4.1. Гармонический сигнал с выхода смесителя 2.1 поступа5956 2 ет на вход формирователя 3.1, в кото ром он преобразуется в последовательность прямоугольных импульсов той же частоты, и далее на вход .делителя

4.1 частоты. Последний представляет собой двоичный счетчик, коэффициент ,целения его E = 2 . где m — число

1 1 разрядов делителя частоты. На выходе делителя 4.1 частоты образуется сигнал, фаза которого по отношению к фазе входного сигнала изменяется на величину

2!!М Чт„

° тп 1 ! 1Ч1ас

=Ч пост, 1

55 л асмп

У м

1 Г аеп1

f где Ч, - начальная фаза; — фазовый сдвиг, создаваемый в смесителе 2.1; p — фазовый сдвиг, дел, создаваемый делителем 4.1, т, где N — двоичный код; тт, m, — разрядный код, который при нимает значения 0,1,2,..., 2 - 1.

Фазовый сдвиг, создаваемый делителем 4.1, изменяется в соответствии с кодом N в моменты времени, И), определяемые частотой импульсной последовательности Сч,т ° е. производятся "установка каждо! о из разрядов делителя 4.1 частоты в "0" и "1" и таким образом запись числа N Ч в счетчик, а фаза выходного сигнала с делителя. 4.1 сдвигается на величину г а еп1

Делитель 4.1 частоты управляет блоком 7 установки делителей частоты.

При поступлении "0" в первом разряде кода N на первый вход элемента P

9.1 2И-НЕ поступает проинвертированный через инвертор 8.1 сигнал, а на входе элемента 10.1 2И-НЕ действует прямой сигнал. По импульсу установки делителя t< на выходах

1 элементов 9.1 и 10.1 устанавливаются .состояния "1" и "0", которые соответствуют "1" первого разряда делителя 4.1. При поступлении "1" в коде первого разряда N на выходах элементов 9.1 и 10.1 устанавливается состояние, соответствующее "1". первого разряда делителя 4.1. Аналогично происходит работа по всем остальным разрядам блока 7 установки делителей частоты.

255956 4 га в последующих группах, включаю щих смесители 2.3-2.п, формирователи 3,3-3.п и делители 4.3-4.п Выход f блока I опорных частот и выход и-го делителя 4.п частоты подключены соответственно к первому и второму фильтрам 5 и 6, на выходах которых сннтезированы гармонические сигналы с измеряемой по заданному коду разностью фаз между каналами °

Величины фазовых сдвигов на выходе каждого из делителей 4.2,4.3,..., 4п частоты определяется выражениями аост ™ п аеаг 2 "г 2м + "г

2НМ 2Ti (ЙЧ +2 МЧ

М

1 2 ,р 1 г A 0C T 2 м, + т1

211(Nq -2 Мц, +2 N )

Ф

Ъ 11ес 1. З

\ м + Ill + ПЪ " м г ... + м м

Принятое на чертеже обозначение количества управляющих выходов блока 7 установки делителей частоты К соответствует

21Т

При этом коды управления фазой должны принимать значения:

Нч =1,2, °...2 - 1) N =1,2, °... 4О м.

Устанавливая коэффициенты деления делителей 4.1-4.п частоты одинаковыми m = m = ... = m получим фазу г

HG выхОде ПОследнегО делителя . 4> мЯ ь

Из выражения для N следУет, что

Чмладшими разрядами кода являются раз-SS ряды кода N, затем следуют разряды N и так Далее, старшими разряда г ми являются разряды кода М, з 1

После делителя 4.1 частоты сигнал проходит через последовательно соединенные смеситель 2,2, формирователь 3.2 и делитель 4.2 частоты, в которых частота повышается до величины f 1 (где t2 — коэффициент деления второго делителя частоты в смесителе 2.2), затем формируется последовательность прямоугольных импульсов в формирователе 3.2 и производится установка фазы в делителе

4.2 частоты. Установка фазы во втором делителе 4.2 частоты производится также, как и в делителе 4.1, отличие может заключаться только в коэффициенте деления второго делителя 4.2 частоты. Управление вторым делителем 4.2 частоты производится от блока 7 установки делителей частоты по тому же принципу, что и управление первым делителем 4.1. Аналогично производится преобразование сигнала и установка фазового сдви L>(N +2- М + 2 ьЧ =V

+ Ч, г

h nocT

Из приведенных выражений следует,,что фаза сигнала на выходе и-го делителя 4.п частоты может меняться в

2П пределах от — — — — — —, до

2м + +- ï с дискретОм

2trN Ъ дТ Ч

8ЫХ Чмакс ч макс (1г- f ) 1тз

Ч ъ ч<,, К = ш + m + ... + m

1 2

С выхода и блока 1 опорньас частот и с выхода последнего делителя

4.п частоты сигналы проходят через первый и второй фильтры 5 и 6 соответственно. На выходе фильтров 5 и 6 сигналы свободны от гармонических составляющих. Сигнал на выходе фильтра 5 принят в качестве опорного f, а сигнал на выходе фильтра 6 синтезирован по фазе f«.

Разность фаз сигналов на выходах фазорегулятора при N+ = О может быть учтена выбором начального кода фазы с точностью до единицы младшего разряда.

Цифровой фазорегулятор позволяет синтезировать фазу сигнала в широком диапазоне частот с малой дискретностью, что обеспечивает повышение точности установки фазы.

Формула изобретения

Цифровой фазорегулятор, содержащий первый и второй триггерные делиСоставитель А„Старостина

Техред 1.Ходанич

Редактор О.Бугир

Корректор М.Самборская

Заказ 4818/45 Тираж 728

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Подписное

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

5 12559 тели частоты, первый формирователь, первый и второй фильтры„ о т л и— ч а.ю шийся тем, что, с целью повышения точности установки фазы сигнала независимо от его частоты, он. снабжен блоком опорных частот„ и смесителями, (и-2) триггерными делителями частоты,(n-l) формирователями и блоком установки делителей частоты, состоящим из k инверторов .и двух групп по k элементов 2И-НЕ в каждой, где k — разрядность кода установки фазы, при этом выход первого смесителя через последовательно соединенные первый формирователь, первый триггерный делитель частоты, второй смеситель, второй формирователь, .второй триггерный делитель частоты и далее,в той же последовательности до и-го триггерного делителя 2б частоты соединен с входом второго фильтра, гетеродиннь.е входы каждого из и смесителей подсоединены соответственно к одному из п (с перво56 Ь

ro по п-й) выходам блока опорных час»тот, (и+1)-й выход которого соединен с входом первого фильтра, установочные К-входы каждого триггера триггерных делителей частоты соединены поразрядно с выходами соответствующих элементов 2И-HE первой группы блока установки делителей частоты, первые входы которых через инвертор этого блока соединены с соответствующими разрядными клеммами установки фазового сдвига, а установочные S-входы каждого триггера триггерных делителей частоты соединены поразрядно с выходами соответствующих элементов 2И-HE второй группы блока установки делителей частоты, первые входы которых также соединены с соответствующими разрядными клеммами установки фазового сдвига, при этом вторые входы элементов

2И-НЕ первой и второй групп блока установки делителей частоты обьединенны и соединены с клеммой тактового сигнала.