1256010 - Процессор для реализации операций над элементами расплывчатых множеств

Процессор для реализации операций над элементами расплывчатых множеств

Иллюстрации

Показать все

Реферат

Изобретение относится к цифровой вычислительной технике и предназначено для использования в однородных вычислительных структурах, ориентированных на параллельную реализацию расплывчатых алгоритмов управления, а также в информационносоветующих системах оперативного управления технологическими процессами . Цель изобретения - расширение функциональных возможностей процессора за счет расширения набора вьшолняемых устройством операций над значениями расплывчатых высказываний, выполнения логических формул, содержащих более одной операции, и вьшолнения операции транзитной передачи информации. Цель достигается тем, что процессор содержит первый, второй и третий регистры, первый и вто рой коммутаторы, схему сравнения, счетчик, управляющую память, группу элементов И, элемент И. Введение в состав процессора управляющей памяти расширяет набор команд процессора. 2 з.п. ф-лы, 5 ил, 6 табл. I СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5D 4 G 06 F 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3832919/24-24 (22) 02.01.85 (46) 07.09.86. Бюл. ¹ 33 (72) А.Н.Мелихов, Л.С.Берштейн, В.Д.Баронец, Д.П.Калачев и В.А.Новиков (53) 681.321(088.8) (56) Авторское свидетельство СССР № 478297, кл. G 06 F 7/00, 1973.

Авторское свидетельство СССР № 634268, кл. G 06 F 7/00, 1973.

Авторское свидетельство СССР

¹ 94 1994, кл. G 06 F 7/00, 1980. (54) ПРОЦЕССОР ДЛЯ РЕАЛИЗАЦИИ ОПЕРАЦИИ НАД ЗЛЕ fEHTAMH РАСПЛЫВЧАТЫХ МНОЖЕСТВ (57) Изобретение относится к цифровой вычислительной технике и предназначено для использования в однородных вычислительных структурах, ориентированных на параллельную реа„„SU„„1256010 А 1 лизацию расплывчатых алгоритмов . управления, а также в информационносоветующих системах оперативного управления технологическими процессами. Цель изобретения вЂ” расширение функциональных возможностей процессора за счет расширения набора выполняемых устройством операций над значениями расплывчатых высказываний, выполнения логических формул, содержащих более одной операции, и выполнения операции транзитной передачи информации. Цель достигается тем, что процессор соцержит первый, второй и третий регистры, первый и второй коммутаторы, схему сравнения, счетчик, управляющую память, группу элементов И, элемент . И. Введение в состав процессора управляющей памяги расширяет набор команд процессора.

2 з.п. ф-лы, 5 ил, 6 табл. расплывчатых высказываний. Простым расплывчатым высказыванием называется такое высказывание, истинность которого может принимать значения из интервала L0 1).

Если а и Ь вЂ” простые расплывчатые высказывания, то посредством применения к ним логических операций можно получить составные высказывания, Процессор реализует следующие операции над значениями а и b расплывчатых высказываний: отрицание Гс =1-о; конъюнкция аК Ь=ппп(а, b ); дизъюнкция

av b =тпах (a, Ь ); импликация а- Ь=шах (1-а, Ь); эквивалентность a b =min (тнах (1- >, b), max (a, 1- Ь) .

Регистры 1-3 предназначены для приема в параллельном коде, хранения и выдачи в прямом и инверсном кодах значений расплывчатых высказываний на информационные входы коммутатора 4 °

Коммутатор 4 состоит из двух одинаковых групп мультиплексоров 15 и 16, предназначенных для коммутации выходов регистров 1-3 на входы схемы 5 сравнения, и коммутатора 6. Разрядность информационных входов и выходов коммутатора 4 определяется разрядностью регистров 1-3. Разрядность ! управляющего входа коммутатора 4 зависит от способа задания кодов адреса операндов, хранящихся в регистрах 1 - 3.

На фиг. 3 приведена реализация коммутатора 4 на базе микросхем

К155КП7.

Коммутатор 6 предназначен для коммутации одного из выходов коммутатора 4 с информационными входами регистров 1 вЂ” 3 и с выходами результата устройства. Коммутатор 6 имеет два информационных входа и один выход (разрядность их совпадает с разрядностью регистров 1-3), а также два управляющих входа. Разрядность первого управляющего входа равна четырем, а разрядность второго управляющего входа равна 3. На фиг. 4 приведена реализация коммутатора 6 с использованием микросхем К531 КП11П.

Управляющая память 9 совместно со счетчиком 8 и элементом И 10 представляет собой микропрограммное устройство управления. Микропрограммное устройство управления предназначено для хранения микропрограмм и организации работы процессора. Объем управляющей памяти и разрядность счетчи4 1 256010

Целью изобретения является расши- I рение функциональных возможностей процессора за счет расширения набора выполняемых процессором операций над значениями расплывчатых высказываний, выполнения логических формул, содер 15 жащих более одной операции, и выполнения операции транзитной передачи информации.

На фиг. 1 представлена функциональттая схема процессора; на фиг. 2вЂ” структура микрокоманды; на фиг. 3вЂ” функциональная схема первого коммутатора 4; на фиг, 4 вЂ” функциональная схема второго коммутатора 6 на

25 фиг. 5 вЂ” функциональная схема регистров 1-3.

В табл. 1 приведена система команд процессора; в табл, 2 вЂ” мнемокоды и коды адресов операндов и адресов результата; в табл. 3 вЂ” микро30 программы команд процессора; в табл. 4 вЂ” соответствие входов и выходов коммутатора 4 при его работе; в табл. 5 вЂ” работа схемы 5 сравнения; в табл. 6 вЂ” соответствие входов и вы- 35 ходов коммутатора 6 при его работе.

Процессор содержит первый, второй регистры 1 и 2, третий регистр 3, коммутатор 4, схему 5 сравнения, второй коммутатор 6, группу элемен- 4О тов И 7, счетчит, 8, управляющую память 9, элемент И 10, шину 11 записи значений расплывчатых высказываний, вход 12 кода команды, выходную шину 13 процессора, настроечный вход 14 устройства, первую группу 15 иэ N мультиплексоров 17 (где N вЂ” - разрядность значений расплывчатых высказываний), вторую группу 16 из N мультиплексоров, мультиплексор 17, 50 четвертый элемент И 18, первый элемент И 19, второй элемент ИЛИ 20, третий элемент И 21, первый элемент

ИЛИ 22, второй элемент И 23, элемент НЕ 24. Формат микрокоманды со- 55 держит поля 25 вЂ” 31.

Исходными данными, с которых опепирует процессор, являются значения

I 2560I 0 ка 8 зависит от числа микропрограмм.

Разрядность выходной шины управляющей памяти определяется длиной одной микрокоманды.

Счетчик 8 предназначен для формирования адреса текущей микрокоманды, Элемент И 10 предназначен для стробирования прохождения импульсов от внешнего генератора импульсов в тот момент, когда выполнение текущей микропрограммы завершилось и процессор готов выдать результат своей работы.

Рассмотрим работу на примере реализации операции эквивалентность, ал- 5 горитмы выполнения которой, а также алгоритмы выполнения других операций следующие:

Алгоритм выполнения операции дизьюнкция, конъюнкция. 20

1. Запись значений расплывчатых высказываний в операционные регистры, например, 1 и 2.

2. Выдать на схему сравнения 5 и коммутатор 6 значения расплывчатых высказываний из операционных регистров 1 и 2 прямых ходов.

3. Выдать результат выполнения операции на выход коммутатора 6 и либо записать этот результат в один из ЗО операционных регистров 1-3, либо выдать на выходную шину процессора.

4. Конец.

Отличие между операциями дизъюнкция и конъюнкция состоит лишь в том3 35 что в результате выполнения операции дизъюнкция на выходе процессора будет максимальное из значений двух расплывчатых высказываний, а при выполненииоперации конъюнкция вЂ” минимальное. 4б

Алгоритм выполнения операции импликация.

1. Запись значений расплывчатых высказываний в операционные регистры, например, 1 и 2. 45

2. Выдать значение расплывчатого высказывания, находящегося в регистре 1 в инверсном ходе, а значение расплывчатого высказывания, находящегося во втором регистре в прямом 50 коде вЂ” на соответствующие входы схемы 5 сравнения и коммутатора 6.

3. Произвести сравнение этих операндов и выдать на выходную шину процессора наибольший из них или за- SS писать его в любой операционный регистр.

4 ° Конец.

Алгоритм выполнения операции пересылка.

1. Записать значение расплывчатого высказывания в один из регистров 1-3.

2. Выдать содержимое этого регистра на выход коммутатора C.

3. Записать информацию с выхода коммутатора 6 в операционный регистр (внутренняя пересылка) или выдать эту информацию на выходную шину процессора (внешняя пересылка) °

4. Конец.

Алгоритм выполнения операции инверсия.

1. Записать значение расплывчатого высказывания в один из регистров 1-3.

2. Выдать содержимое этого регистра на первый выход коммутатора 4 в инверсном коде.

3. Выдать результат выполненчя операции на выходную шину процессора или записать этот результат в один из операционных регистров 1-3.

4. Конец.

Алгоритм выполнения операции ассоциативный паиск.

1. Записать в операционные регистры, например, 1 и 2 значения расплывчатых высказываний.

2. Выдать содержимое регистров 1 и 2 на схему 5 сравнения и вход коммутатора 6 в прямых кодах.

3. Если содержимое первого регистра совпадает с содержимым второго, то выдать это содержимое на выходную шину процессора, в противном случае на выходную шину ничего не выдавать.

4. Конец.

Алгоритм выполнения операции эквивалентность.

1. Записать в операционные регистры, например, 1 и 2 значения расплывчатых высказываний.

2. Выдать на входы схемы 5 сравнения и входы коммутатора 6 содержимое первого регистра в инверсном коде и содержимое второго регистра в прямом.

3. Записать наибольшее из сравниваемых значений в операционный регистр 3.

4. Выдать на входы схемы 5 сравнения и входы коммутатора 6 регистра содержимое первого регистра в прямом коде, а содержимое второго регистра в инверсном.

5. Выдать на входы схемы 5 сравнения и входы коммутатора 6 содержимое

I 256010 второго и третьего его регистров в прямых кодах.

6. Записать наибольшее из сравниваемых значений во второй регистр.

7. Выдать наименьшее из сравниваемых значений на выход коммутатора 6 и либо выдать его на выходную шину процессора, или записать его в один из операционных регистров 1-3.

8, Конец. IO

Микропрограммы операции эквивалентность, а также микропрограммы операций, приведенных в табл. 1, приведены в табл. 3.

Поле микрокоманды 1 "Код операции 15 несет информацию о том, какая операция выполняется, Мнемокоды основных операций приведены в табл. 1.

Поля 26 H 28 микрокоманды указывают, в каком коде, прямом или инверс- 20 ном, выдавать содержимое регистров 13, адре.са которых указываются полями 27 и 29, на информационные входы коммутатора 6 (О вЂ” в инверсном коде, 1 вЂ” в прямом). 25

Поля 27 и 29 микрокоманды указывают на то, где находятся операнды выполняемой команды, мнемокоды. Коды адресов операндов приведены в табл.2.

Поле.30 микрокоманды Адрес резуль- 30 тата" определяет, куда долже быть помещен результат операции. Мнемокоманды адресов результата приведеI ны в табл, 2. Поле 31 микрокоманды

"Конец операции" (КО) сообщает о том,35 что данная микрокоманда является последней микрокомандой в выполняемой микропрограмме. Если в этом поле в микрокоманде записана "1", та это означает, что за текущей микрокоман- О дой следует следующая микрокоманда, если записан "0", то эта микрокоманда является последней в микропрограмме, т.е. микрокоманда КО =" f" вЂ” текущая; КО = "0" вЂ” последняя микрокоман-45 да микропрограммы. Если операнд в соответствующем поле микрокоманды не используется, то в этом поле ставится прочерк (-) .

Выполнение операции эквивалент- 50 ностй начинается с того, что на информационные входы счетчика 8 поступает адрес первой микрокоманды, операции эквивалентность, и .по сигналу

"Запись" он записывается в счетчик 8. 55

С выхода счетчика 8 адрес первой микрокоманды подается на адресные входы 9 управляющей памяти. Через время, определяемое типом управляющей памяти, на его выходах появится первая микропрограмма, реализующая операцию эквивавЂ” лентность. Поле 30 этой микрокоманды поступает на управляющие входы регистров 1-3, в результате чего происходит запись в соответствующий этому полю регистр, например, в первый, значения расплывчатого высказывания a,=0,7 с входной шины 11. Одновременно поле "Конец операции" этой микрокоманды поступает на первый вход элемента И 10 и разрешает прохождение сигналов от генератора. синхроимпульсов. Тактовая частота его подобрана таким образом, чтобы за период этого генератора смогла выполниться любая микрокоманда. С приходом очередного импульса от генератора синхроимпульсов (ГСИ) на второй вход элемента И 10 содержимое счетчика 8 увеличивается на длину микрокоманды и на его выходах появляется адрес второй микрокоманды, выполнение которой аналогично выполнению первой микрокоманды, только уже значение расплывчатого высказывания b =0,2 записывается с входной шины 11 в регистр 2.

С приходом очередного импульса от ГСИ происходит наращивание содержимого счетчика 8 на длину микрокоманды, вследствие чего на выходе 9 управляющей памяти появляется третья микрокоманда. Ее поля 26-29 поступают на управляющий вход коммутатора 4. Поля 26 и 27 поступают на управляющие входы группы 15 мультиплексоров, а поля 28, 29 поступают на управляющие входы группы 16 с мультиплексоров.

При этом поле 27 указывает, содержимое какого из регистров 1-3 выдать на первый выход коммутатора 4, поле 26 указывает в каком коде вЂ” прямом или инверсном, выдавать содержимое регистра, определяемого полем 27, на первый выход коммутатора 4, поле 29 микрокоманды указывает, содержимое какого из регистров 1-3 выдать на второй выход коммутатора 4, а поле 28 указывает, в каком коде выдавать содержимое регистра, определяемого полем 29 текущей микрокоманды, на выход коммутатора 4, В соответствии с микропрограммой операции эквивалентность на первом выходе коммутатора 4 появится значение 1а =0,3, на втором выходе коммутатора 4 появится значение расплывчатого высказывания 6 =0,2.

1256010

С выходов коммутатора 4 значения расплывчатых высказываний поступают на соответствующие входы схемы 5 сравнения и коммутатора 6, на первый управляющий вход которого уже подано поле 1 текущей микрокоманды (код операции). а на второй управляющий вход коммутатора 6 поступает результат сравнения расплывчатых высказываний

1о =0,3 и Ь =0,2. В соответствии с ко- б дом операции (в данном случае это код операции дизъюнкция) на первом входе схемы И 18 появится логическая "1". В результате работы схемы сравнения 5 на втором входе схе!

5 мы И 18 появится логическая "1", так как 1a > Ь . Комбинация сигналов на входе схемы И 18 приводит к тому, что на ее выходе появится логическая

"1", которая поступает на один из входов схемы ИЛИ 22. В результате .этого на выходе схемы И 22 появится логическая "1", сигнал, поступающий с выхода схемы ИЛИ 22 на управляющие входы мультиплексоров 16, коммутирует первый вход коммутатора 6 на

его выход, в результате чего на выходе коммутатора 6 появится значение расплывчатого высказывания la =0 3.

При этом выполнение третьей микроко- 30 манды заканчивается, С приходом очередного импульса от ГСИ на выходе 9 памяти появится четвертая микропрограмма, поля 25-29 которой дублируют соответствующие З поля предыдущей микрокоманды, что сохраняет коммутацию, а подача поля 30 "Адрес результата" на управляющие входы регистров 1-3 и первый вход группы И 7 элементов осуществ- 4р ляет запись в соответствующий регистр 1-3 или выдает результат операции на выходную шину процессора.

В данном случае в поле "Адрес результатан находится адрес третьего реги- 4 стра и поэтому произойдет запись в регистр 3 информации, находящейся на его входах, т.е, значения расплывчатого высказывания 1о =0,3, На этом выполнение четвертой микрокоманды gg. заканчивается.

С приходом очередного импульса с ГСИ на выходе 9 памяти появится пятая микрокоманда. Ее выполнение аналогично вынолнению третьей микрокоманды. Отличие состоит в том, что теперь, наоборот, содержимое регистра 1 выдается на первый выход коммутатора 4 в прямом коде, а содержимое регистра 2 выдается на второй выход коммутатора 4 в инверсном коде. В результате выполнения этой микрокоманды на выходе коммутатора 6 появится значение 1b =0,8, так как (а:=0,7) (1b =0,8). На этом выполнение пятой микрокоманды операции эквивалентность заканчивается. И с приходом очередного импульса от ГСИ на выходе ППЗУ появится шестая микрокоманда, выполнение которой аналогично выпопнению четвертой микрокоманды, Отличие состоит в том, что информация

1Ь=0,8 с выхода коммутатора 6 записывается в регистр 2, адрес которого задан в поле Адрес результата" в шестой микрокоманде. На этом выполнение шестой микрокоманды заканчивается.

После прихода очередного импульса от ГСИ на выходе 9 памяти появляется седьмая микрокоманда. В результате ее выполнения содержимое регистра 2 появится на первом выходе коммутатора 4 в прямом коде, и содержимое регистра 3 появится на втором выходе коммутатора 4 в прямом коде, вследствие поступления на входы схемы 5 сравнения значения расплывчатых высказываний Ь=0,8 и 1и=0,3, которые находились в это время в регистрах 2 и 3 соответственно. На выходе схемы сравнения появляется признак результата (7Ь =0,8))(1а=0,3), который поступает на второй управляющий вход коммутатора 6. Коммутатор 6 коммутирует второй выход коммутатора 4, на котором находится значение расплывчатого высказывания la=0,3 со входами регистров 1-3 и зторыми входами группы И 7 элементов. На этом выполнение седьмой микрокоманды заканчивается.

С приходом очередного импульса от ГСИ на выходе 9 памяти появляется восьмая микрокоманда. В результате выполнения этой микрокоманды результат выполнения операции эквивалентности над двумя расплывчатыми высказываниями а--0,7 и Ь =0,2, равный

1о-=0,3, выдается через группу элементов И 7 на выходную шину процессора. Поле "Конец операции" восьмой микрокоманды, поступая на первый вход элемента И 10, блокирует прохождение импульсов от ГСИ. На этом выполнение

1256010

10 операции эквивалентность заканчивается.

Другие операции, кроме операции ассоциативный поиск, которые приведены в табл. 2, выполняются аналогич- 5 но. Отличие в выполнении операции в ассоциативный поиск от других операций состоит в том, что при подаче на коммутатор 6 кода операции в случае, если операнды, которые сравниваются, равны, то операнд, находящийся на первом выходе коммутатора 4, вьдается на выход коммутатора 6, а затеи следующей микрокомандой через группу элементов И 7 вЂ” на выходную ши15 ну 13 процессора. Если же схема сравнения при выполнении операции ассоциативный поиск выработает признак того, что сравниваемые операнды не равны, то при этом нг выходе схемы И 23 появится логическая "1", которая, поступая на управляющие входы мультиплексоров 17, запрещает вьдачу любого операнда на выход группы мультиплексоров 17, и в соответствии с этим на выходной шине процессора не появится никакой информации.

Введение в состав процессора микропрограммного устройства управления дает возможность расширить набор 10 команд процессора, т.е. позволяет вводить в состав команд процессора наряду с командами, приведенными в табл. 1, и другие команды, например 7o3 &=min(1 а, Ь ) и тому подобные,35

Это значительно расширяет возможности процессора, поскольку позволяет каждому пользователю подобрать оптимальный набор команд, отвечающий классу решаемых задач,а также во мно- . 40 гих случаях позволяет повысить скорость обработки. Например, выполнение на прототипе операции !а Ь над расплывчатыми высказываниями а,и Ь мает не менее чем в 1,5 раза больше 45 времени, чем на предлагаемом процессоре, так как там она разлагается на такие операции, как запись в регистр 1 значения о; выполнение операции 7а, вьДача значениЯ 7а на выхоД- 50 ные шины ячейки, запись 7а. в первый регистр, запись в третий регистр, выполнение операции 7а L b вьдача результата на выходные шины ячейки Таблица 1

Операция

Мнемокод операции

Код операции

1 2 3 4

Дизъюнкция

ДИ3 0 0 1 0

КОН 0 1 0 0

ИМП 0 О 1 0

Конъюнкция

Импликация

ИНВ 0 О О 1

Инверсия

ПЕР 0 0 0 1

Пересылка

Ассоциативный поиск

ACII 1 0 0 0 однородной структуры. В то время как процессор позволяет выполнить эту же операцию в следующей последовательности, запись а в первый регистр, запись Ь во второй регистр, выполнение операции 7 а, Ь, вьдача значения операции 7а8, Ь на выходные шины процессора.

Введение в состав процессора операции нВнешняя пересылка позволяет передавать информацию с входной шины процессора на его выходную шину без какой-либо обработки, это позволяет при построении из таких процессоров однородных структур обмениваться информацией в однородной структуре между процессорами через третий, что было невозможно в известном устройстве, и необходимо в реальных условиях.

Предлагаемый процессор может использоваться в качестве спецвычислителя при управлении технологическим процессом по лингвистическому алгоритму. Использован, е для управления технологическим процессом лингвистических алгоритмов управления позволяет строить на базе процессора устройства, выполняющие операцию лингвистической аппроксимации, т.е ° любая лингвистическая переменная аппроксимируется заранее заданным набором лингвистических термов.

1 25601 0

Таблица 2

Мчемокод адреса результата

Код адреса результата

Код адреса one ранда. Адрес ре зультата

Первый регистр

t О . О

Первый OP 1 регистр

OP 1

Второй регистр OP 2

0 1 0 0

Третий регистр OP 3

OP 3

0 0 1 0

Третий регистр

0 0 О 1

ТаблицаЗ

Микрокоманда

) 4 (5

1 2 ) 3 6 J 7

Микрокоманда, N

Код операции

ОР, 0Р 1

ОР OP

2 4

ОР OP О

KOH

OP 1

PP OP 0

ОР, ОР, 0

Адрес операнда

Мнемокод адреса операнда

ДИЗ 1

КОН 1

ИМН 0

HMII О

Второй OP 2 регистр

Выходная шина процессора Ор 4

ОР 1

ОР, 1

ОР, .1

0PP) ОР 1

ОР, 1

1 2 3 4

ОР, 1

ОР 1

OP 1

1 256010

Микрокоманда

3 4 5 6

ПЕР

ОР: 1

ПЕР 1

ОР, ОР1

ЭКВ

ОР

OP 0

ОР, 1

ОР 1

ОР

АСП

OP 1

ОР,, АСП 1

АСП 1

OP 0

ОР

ИНВ

ИНВ 0

ИНВ О

ОРу

Код операции

Микрокоманда

ДИЗ 0

ДИЗ 1

КОН 1

ОР 1

OP 1

ОР, О

OP 0

OP 1

Продолжение табл.3

ОР1 С

ОР 1

ОР

OOPPç

ОР 1

15!

1 25601 0

Таблица4

Выходы

Управляющий вход поля микрокоманд

Входы первый второй

4 5

1 2 3 4 5 6 1 23 4 56

7 8 9

00 1 00

00 1 О1.

А А В В С С 1

10 1

10 1 10

10 1 01

0t 1 00

01 1

01 1 01

00 1 00

00 1 10

00 1 01

10 1

00 0 10

00 0 01

10 0 00

10 0

1 2 3 4 5 6

10 1 10

10 1 01 . 01 1 00

01 1 10

01 I 01

ОО 0 00

l 256010

ПРодолжение табл 4

Управляющий вход поля микрокоманд

Входы

Выходы

2 3

4 5 6 первый второй

23 4 56

2 3 4 5 6

8 9

10 0

01 0 00

01 0 10

01 0 01

00 0 00

00 0 10

00 0 01

10 0 00

В.

10 0

10 0 01

0i 0 00

01 0 10

01 0 01

Т а б л и ц а 5

Выходы коммутатора 4

Результат сравнения схемы 5 сравнения

Код результата

1 ) 2 3

А >В

А=В

А(В

П р и м е ч а н и е. А вЂ” означает инверсию высказывания А.

1 25601 0

Таблица 6

Второй управляю щий вход (результат сравнения) Информационный выход коммутатора 6

Информацйонный вход коммутатора 6

Первый управляющий вход (код операции) 1 2

А )В

ДИЗ

А=В

-.А <В

А )В

КОН

А=В

А (В

А )В

А=В

А(В

ИНВ

ПЕР

А>В

АСП

А=В

А CB

Формула изобретения

Процессор для реализации операций над элементами расплывчатых множеств, содержащий первый, второй и третий регистры, схему сравнения, 45 первый и второй коммутаторы, группу элементов И, входы исходных значений процессора подключены к информационным входам первого и второго регистров, прямой выход первого ре- 50 гистра подключен к первому информационному входу первого коммутатора, первый информационный выход первого коммутатора подключен к первому информационному входу второго коммута- 55 тора и первому входу схемы сравнения, отличающийся тем, что, с целью расширения функциональных возможностей процессора за счет расширения набора выполняемых процессором операций над значениями расплывчатых высказываний, выполнения логических формул, содержащих более одной операции, и выполнения операции транзитной передачи информации, в него введены управляющая память, счетчик, элемент И, выходы кода операции управляющей памяти подключены к первому управляющему входу второго коммутатора, выходы признака адреса первого операнда адреса первого разряда, признака адреса второго операнда, адреса второго операнда управляющей памяти подключены к управляющему входу первого коммутатора, выходы адреса результата управляющей памяти подключе12560 ны к входам записи первого, второго и третьего регистров, выход признака конца операции управляющей памяти подключен к первым входам элементов И группы и элемента И, второй вход которого подключен к тактовому входу процессора, а выход вЂ” к счетному входу счетчика, выход которого подключен к адресным входам управляющей памяти, входы записи счетчика и 0 управляющей памяти подключены к входу задания режима работы процессора, информационный вход управляющей памяти подключен к входу загрузки программы процессора, информационные 15 входы счетчика подключены к входам адреса микрокоманды процессора, инверсный выход первого регистра подключен к второму информационному вхсду первого коммутатора, прямой и ин- 20 версный выходы второго регистравЂ” к третьему и четвертому информационным входам первого коммутатора, прямой и инверсный выходы третьего регистра вЂ” к пятому и шестому информа- 2 ционным входам первого коммутатора, второй информационный выход которого подключен к второму информационному входу второго коммутатора и второму входу схемы сравнения, выход которой 30 подключен к второму управляющему входу второго коммутатора, выход которого подключен к вторым входам элементов И группы, к информационным входам второго и третьего регистров, З5 выходы элементов И группы подключены к группе выходов результата процессора.

2. Процессор по п. 1, о т л ивЂ” ч а ю шийся тем, что первый коммутатор содержит две группы по М мультиплексоров, где N вЂ” разрядность значений расплывчатых множеств, информационные входы с первого по шестой мультиплексоров подключены соот1О 22 ветственно к информационным входам коммутатора с первого по шестой, первый, второй и третий управляющие входы коммутатора подключены к управляющим входам мультиплексоров первой группы, четвертьп, пятый и шестой управляющие входы коммутатора подключены к управляющим входам мультиплексоров второй группы, выходы мультиплексоров первой и второй групп являются первым и вторым информационным выходами коммутатора.

3. Процессор по и. 1, о т л ич а ю шийся тем, что второй коммутатор содержит мультиплексор, элЕменты И с первого по четвертый, первый и второй элементы ИЛИ, элемент НЕ, первый и второй информационные входы мультиплексора подключены соответственно к первому и второму информационным входам коммутатора, первый управляющий вход коммутатора подключен к первым входам первого и второго элементов И, первому входу третьего элемента И, первому входу четвертого элемента И и первому входу первого элемента ИЛИ, второй управляющий вхоу коммутатора подключен к второму входу первого элемента И, первому входу второго элемента ИЛИ, входу элемента НЕ, второму входу четвертого элемента И и второму входу второго элемента ИЛИ, выход которого подключен к второму входу третьего элемента И, выход элемента НЕ подключен к второму входу второго элемента И, выходы четвертого, первого и третьего элементов И подключены соответственно K второму, третьему и четвертому входам первого элемента ИЛИ, выходы первого элемента ИЛИ и второго элемента И подключены к первому и второму управляющим входам мультиплексора, выход последнего подключен к выходу коммутатора.

l 2560 l 0

85 70 77 78 РУ

4)и . 2 пем

Яам и п

Фиг. Я

1256010

Фиг.Х

Составитель В.Смирнов

Техред П.Сердюкова Корректор С.Шекмар

Редактор П.Коссей

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.-, д, 4/5

Заказ 4824/48

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4

Процессор для реализации операций над элементами расплывчатых множеств

Патент 1256010