Микропрограммное устройство для тестового диагностирования и управления

Микропрограммное устройство для тестового диагностирования и управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления и диагностирования дискретных объектов, Целью изобретения является повьшение быстродействия. Устройство содержит блок памяти микрокоманд , счетчик адресов микрокоманд, регистр микроопераций, блок памяти условий и адресов переходов, блок коммутаций кодов логических условий, распределитель импульсов, муль типлексор, коммутатор адреса, коммутатор синхроимпульсов, коммутатор меток, блок коммутаторов модифицируемых разрядов , регистр логических условий, дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок элементов И, одновибратор, триггер пуска и блок синхронизации . 3 ил. т

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (gg 4 С 06 Р 9/22, 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А STOPCHOMY СВИДЕТЕЛЬСТВУ управления и диагностирования дискретных объектов. Целью изобретения является повышение быстродействия. Устройство содержит блок памяти микрокоманд, счетчик адресов микрокоманд, регистр микроопераций, блок памяти условий и адресов переходов, блок коммутаций кодов логических условий, распределитепь импульсов, мультиплексор, коммутатор адреса, коммутатор синхроимпульсов, коммутатор меток, блок коммутаторов модифицируемых pasрядов, регистр логических условий, дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок элементов И, од- @ новибратор, триггер пуска и блок синхронизации. 3 ил.

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3824313/24-24 (22) 17.12.84 (46). 07.09.86, Бюл. 9 33 (72) А.В. Сычев, О.Н. Фоменко, В.С. Харченко, Г.Н. Тимонькин, В.А. Малахов и С.Н. Ткаченко (53) 681.325(088.8) (56) Майоров С.А., Новиков С.И, Структура ЭВМ. Л.: Машиностроение, 1979, с. 312-314, рис. 10.4.

Авторское свидетельство СССР

9 1005050, кл. G 06 F 9/22, 1983. (54) МИКРОПРОГРАИ4НОЕ УСТРОЙСТВО ДЛЯ

ТЕСТОВОГО ДИАГНОСТИРОВАНИЯ И УПРАВЛЕНИЯ (57.) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах

„„БО„, 1256024 А1

1256024

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах управления и диагностирования дискретных объектов, 5

Целью изобретения является повышение быстродействия устройства.

На фиг. 1 приведена функциональная схема предлагаемого микропрограммного устройства для тестового диаг- 1О ностирования и управления; на фйг. 2 и 3 — фрагменты реализуемых ветвлений.

Микропрограммное устройство для тестового диагностирования и управления (фиг.1) содержит блок 1 памяти мирокоманд с выходом 1.1 кода микроопераций, выходом 1.2 адреса и выходом 1.3 поля метки перехода, счетчик 2 адреса, регистр 3 микроопераций, блок памяти 4 условий и адресов перехода, блок 5 коммутации кодов логических условий, распределитель

6 импульсов, мультиплексор 7, коммутатор 8 адреса, коммутатор 9 синхроимпульсов, коммутатор 10 меток, блок

11 коммутаторов модифицируемых разрядов, регистр 12 логических условий, дешифратор 13 логических условий, группу выходов 13.1-13.К дешифратора

13 логических условий, четыре элемента ИЛИ 14-17, блок 18 элементов ИЛИ, три элемента И 19-21, блок 22 элементов И, одновибратор 23, триггер 24 пуска, блок 25 синхронизации с тремя выходами 25. 1-25.3,входы пуска 26,кода операции 27, логических условий 28 устройства, выход 29 устройства, выходы 29.1 и 29.2 признаков конца команды и конца работы регистра микро- 4О операций соответственно, второй и третий 30 и 31 выходы блока 5 коммутации кодов логических условий.

На фиг. 2 и 3 использованы следующие обозначения: 45

A — немодифицируемые разряды адреса очередной микрокоманды;

А, — модифицируемые разряды адреса очередной микрокоманды, д.

1=1 м 1=0 1 =0 1 — коды проверяемых логических условий;

М,, М вЂ” первая и вторая метки соответственно.

Разрядность адресной части микрокоманды определяется выражением 55 „=9

Модифицированные разряды адреса

c,выхода блока памяти условий и адресов перехода обозначим как р

Р

Модификация разрядов происходит при разрешающих сигналах (u3., 1=1,ь-г) с выходов элементов ИЛИ блока 18 элементов ИЛИ.

Выходы регистра логических условий обозначим как 3,,..., У . Период следования импульсов 7 опорной частоты (с выхода 25.2) выбирается больше времени считывания информации с блока 1 памяти микрокоманд. ь Ком гпi > i Ком- гп= о с4 л о

I 4

Микропрограммное устройство для тестового диагностирования и управления работает следующим образом.

В исходном состоянии все элементы схемы каходятся в кулевом состоянии, а в разряде регистра 3 микрооперации, соответствующем микрооперации "Конец команды" (выход 29.1), записана единица. На первом выходе распределителя 6 импульсов и на первом выходе (13.1) дешифратора 13 также присутатвует единичный потенциал. Цепи приведения схемы в исходное состояние не показаны. По сигналу "Пуск", поступающему через вход 26 устройства ка S -вход К -триггера 24 пуска, последний у-стакавливается в единичное состояние. По сигналу с выхода триггера 24 в работу включается блок

25 синхронизации и начинает формировать последовательность импульсов опорной частоты. Также по сигналу

"Пуск" с входа 26 одновибратор 23 формирует импульс для принудительной записи кода операции в счетчик 2 адреса при разрешающем сигнале конца команды с выхода 29.1 регистра 3, поступающего на первый управляющий вход коммутатора 8 адреса. По записанному в счетчик 2 адресу в блоке

1 памяти микрокоманд выбирается соответствующая микрокоманда и поступает на его выходы. При наличии сигнала на сикхровходе регистра 3 с выхода

25.1 операционная часть микрокоманды с выхода 1.1 поступает на информационный вход и записывается в регистр 3 микроопераций. Сигналы микроопераций с регистра 3 поступают на выход 29 устройства.

При формировании адреса очередной микрокоманды возможны следующие режимы работы устройства: реализация

) 256024 линейных участков микропрограмм беэ проверки логических условий; реализация безусловных переходов в микропрограммах, реализация ветвлений с различной конфигурацией проверяе- 5 мых логических условий.

Первый режим.

Выбираем время считывания информации с блока 1 памяти . R«=1500 нс, а время следования импульсов опорной частоты =150 »с. ут ) Ком rn =10.

По очередному тактовому импульсу (десятому) с выхода 25.3 с коммута- 15 тора 9 считывается сигнал, по которому содержимое счетчика 2 адреса увеличивается на единицу при разрешающем нулевом сигнале с выхода второго элемента ИЛИ 15. Из блока 1 2р памяти микрокоманд выбирается следующая микрокоманда и т.д. до тех пор, пока не выбирается микрокоманда безусловного перехода (по адресу) или микрокоманда, в которой предусмотрен 25 анализ условий переходов.

Второй режим.

При организации безусловного перехода с блока 1 памяти считывается микрокоманда, в формате которой присут-30 ствует код адреса перехода и метка, разрешающая прохождение кода адреса перехода на второй информационный вход коммутатора 8 адреса. По очередному импульсу с выхода 25.1 код З5 адреса через второй информационный вход записывается в счетчик 2 адреса. С блока 1 памяти выбирается микрокоманда безусловного перехода.

По очередному импульсу с выхода 25.1 <р сигналы микроопераций поступают на выход 29 устройства.

Третий режим.

Рассмотрим функционирование микропрограммного устройства для тестового диагностирования и управления при реализации фрагментов микропрограмм, показанных на фиг. 3 и 4.

По очередному импульсу с выхода

25.1 с выхода счетчика 2 считывается gp адрес очередной микрокоманды. С блока 1 памяти выбирается микрокоманда, операционная часть которой поступает на информационный вход регистра 3, а адресная часть — на блок 4 памяти.

По этому адресу с блока 4 памяти на группу информационных входов блока 5 коммутации кодов логических условий выбирается информация, содержащая коды проверяемых логических условий в данной микрокоманде. Немодифицируемые (4- ) старшие разряды адреса очередной микрокоманды поступают на вход старших немодифицируемых раз- рядов третьего информационного входа коммутатора 8 адреса.

Модифицируемые (. -1) разряды адреса поступают на вторую группу информационных входов блока 11 коммутации модифицируемых разрядов.

Код первого проверяемого логического условия Х, поступает на ин-формационный вход мультиплексора 7 (так как на первых выходах распределителл 6 и дешифратора 13 присутствует единичный сигнал) и значение первого проверяемого логического условия Х „подается на информационный вход регистра 12.По заднему фронту очеред-. ного импульса (одиннадцатого) с выхода 25.3 значение первого проверяемого логического условия заносится в регистр 12 На последующих выходах распределителя 6 и дешифратора 13 (лри единичном нулевом) значении Х, устанавливается (сохраняется) единичный сигнал. По очередному тактовому импульсу (двенадцатому) в регистр 12 заносится код второго прове1 0 ряемого логического условия Х (Х, ) ° г

Сигналы с выходов дешифратора 13 таким образом указывают по какой ветви осуществляется переход. Адрес перехода, соответствующий проверяемому логическому условию формируется как

=<А A Я > пер c l мос3и е ми,х > где " „, — немодифицируемые разряды адреса подключенные к входу немодифицируемых разрядов третьего информационного входа коммутаторов 8 адреса;

Я „, „р — модифицируемые разряды адреса соединенные с второй группой информационных входов блока 11 коммутации, Я „„, — младший модифицируемый разряд адреса с выхода мультиплексора 7, соединенный с входом младшего модифицируемого разряда третьего информационного входа коммутатора 8 адреса.

Рассмотрим 8-разрядное поле адреса для 3-уровневого фрагмента, =8, 1256024

h =3. Таким образом разрядность Я„ 5, А 2 А гт од - ю гт|и с.1

Значение первого проверяемого логического условия. 1 с выхода регистра

12 запишется в первый старший моди- 5 фицируемый разряд (т.е. шестой, для данного случая); значение второго. проверяемого логического условия 7 в седьмой, а значение третьего логического условия Хэ с выхода мультиплексора — в восьмой.

Если "дерево" проверяемых логических условий несимметричное (фиг.3) и первое логическое условие Х, при нулевом значении оказывается последним, то в формат микрокоманды в поле заносится вторая метка.

При В =0 нулевое значение с выхо1 да мультиплексора и значение метки с выхода 31 блока 5 открывают коммутатор 10. Сигнал с выхода коммутатора

10 поступает на второй инверсный вход третьего элемента И 21 и закрывает его, тем самым запрещает прохождение импульсов опорной частоты на распре25 делитель 6. Этап проверки логических условий закончен, По заднему фронту очередного тактового импульса с выхода 25.2 адрес перехода поступает на информационный вход счетчика 2 ад- 30 реса и с него на блок 1 памяти микрокоманд, при этом также обнуляются распределитель 6 импульсов, регистр

12 логических условий. Следующим тактовым импульсом с выхода 25.1 сиг-з5 налы микроопераций поступают на выход 29 устройства.

Далее работа устройства осуществляется аналогично описанному.

Формула изобретения

Микропрограммное устройство для тестового диагностирования и управления, содержащее блок памяти микрокоманд, счетчик адресов микрокоманд, регистр микроопераций, блок памяти условий и адресов перехода, блок коммутаций кодов логических условий, распределитель импульсов, мультиплек- о сор, блок синхронизации, коммутатор адреса, причем выход блока кода микроопераций блока памяти микрокоманд соединен с информационным входом регистра микроопераций, выход которого соединен с выходом устройства, вы ход счетчика адресов микрокоманд соединен с адресным входом блока памяти микрокоманд, выход коммутатора адреса соединен с информационным входом счетчика адресов микрокоманд, группа выходов кодов логических условий блока памяти условий и адресов перехода соединена с группой информационных входов блока коммутации кодов логических условий, первый выход которого и вход логических условий устройства с оединены соответственно с управляющим и информационным входами мультиплексора, группа выходов распределителя импульсов соединена с. первой группой управляющих входов блока коммутации кодов логических условий, отличающееся тем,что,с целью повышения быстродействия, оно содержит коммутатор синхроимпульсов, коммутатор меток, блок коммутаторов модифицируемых разрядов, регистр логических условий, дешифратор логических условий, четыре элемента ИЛИ, блок элементов ИЛИ, три элемента И, блок э. ементов И, одновибратор, триггер пуска, причем вход пуска устройства соединен с S -входом триггера пуска, выход которого сое динен с входом запуска блока синхронизации, первый выход последнего соединен с входом синхронизации регистра микроопераций и с входами сброса распределителя импульсов и регистра логических условий, второй и третий выходы блока синхронизации соединены с информационным и первым управляющим входами коммутатора синхроимпульсов соответственно, третий выход блока синхронизации соединен с первым входом третьего элемента И, вход кода команды устройства соединен с первым информационным входом коммутатора адреса, выход коммутатора синхроимпульсов соединен с входом сброса блока синхронизации и с первыми входами первого и второго элементов И, выход первого элемента

И соединен с первым входом первого элемента ИЛИ, выход которого соединен с входом синхронизации счетчика адреса микрокоманд, выход второго элемента И соединен со счетным входом счетчика адресов микрокоманд, вход пуска устройства соединен с входом одновибратора, выход которого соединен с вторым входом первого эле-, мента ИЛИ, выход признака конца команды регистра микроопераций соединен с первым управляющим входом коммута1256024 тора адреса, с первым входом второго элемента ИЛИ, выход которого соединен с вторым входом первого и инверсным входом второго элементов И, выход поля адреса блока памяти микрокоманд соединен с вторым информационным входом коммутатора адреса, с группой входов третьего элемента ИЛИ и с первым входом блока элементов И, инверсный выход третьего элемента ИЛИ 10 соединен с первым входом четвертого элемента ИЛИ, выход поля метки перехода блока памяти микрокоманд соединен с инверсным входом блока элементов И, вторым управляющим входом 15 коммутатора адреса, вторым входом четвертого элемента ИЛИ, вторым входом второго элемента ИЛИ,выход четвертого элемента ИЛИ соединен с вторым управляющим входом коммутатора 20 синхроимпульсов и с первым инверсным входом третьего элемента И, второй выход блока синхронизации соединен с вторым входом третьего элемента И, выход которого соединен с входами синхронизации распределителя импульсов и регистра логических условий, выход мультиплексора соединен с информационным входом регистра логических условий, с управляющим вхо- 30 дом коммутатора меток.и с младшим разрядом третьего информационного входа коммутатора адреса, выход коммутатора меток соединен с третьим входом второго элемента ИЛИ, третьим З5 управляющим входом коммутатора синхроимпульсов и вторым инверсным входом третьего элемента И, выход блока элементов И соединен с информационным входом блока памяти условий и 40 адресов перехода, группа выходов регистра логических условий соединена с группой входов дешифратора логических условий и с первой группой информациВ онных входов блока коммутаторов модифицируемых разрядов, группа выходов которого соединена со старшими разрядами третьего информационного входа коммутатора адреса, выход поля модифицируемых разрядов адреса блока памяти условий и адресов перехода соединены с второй группой информационных входов блока коммутаторов модифицируемых разрядов, группа с первого по (>-1) выходов распределителя импульсов соединена с первой группой одноименных управляющих входов блока коммутаций кодов логических условий и с одноименными входами блока элементов ИЛИ, где и -количество модифицируемых разрядов адреса, Л -ый выход распределителя импульсов и выходы блока элементов ИЛИ соединены поразрядно с управляющим входом блока коммутаторов модифицируемых разрядов, выход поля немодифицируемых разрядов адреса блока памяти условий и адресов перехода соединен с остальными разрядами третьего информационного входа коммутатора адреса, группа выходов дешифратора логических условий соединена с второй группой управляющих входов блока коммутации кодов логических условий, второй и третий выходы блока коммутации кодов логических условий соединены с первым и вторым информационными входами коммутатора меток соответственно, выход признака конца работы регистра микроопераций соединен с R-входом триггера пуска. 1256024 (Doz. Р

Составитель В. Криворученко

Техред Л.Сердюкова Корректор В.Синицкая

Редактор С, Патрушева

Заказ 4824/48 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, NocKBB ° Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4