Устройство для контроля синхронизма воспроизведенных сигналов

Устройство для контроля синхронизма воспроизведенных сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к технике магнитной записи и позволяет - уменьшить погрешность контроля. Регистром 6 сдвига формируется конт- .рольный сигнал, представляющий псевдослучайную последовательность, синхронную с входным сигналом. После выпадений или появлений ложных символов во входном сигнале нарушается синхронизм между последним и генерируемым контрольным сигналом. На выходе сумматора 4 формируется сигнал ошибки, представляющий псевдослучайную последовательность, на которую реагирует детектор 7, переключающий триггер 9 и коммутатор 3 для повторного ввода в синхронизм регистра 6 сдвига. 1 ил. (Л ю ел О5 о ю ог

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 11 В 27/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3853586/24-10 (22) 1. 02. 85 (46) 07. 09. 86. Вюл. Х- 33 (72) И.А.теклей и И.В.Чуманов (53) 681.846.7(088.8) (56) Авторское свидетельство СССР

М- 10643 17, кл . G 11 В 27/36, 1983 .

Авторское свидетельство СССР

N - 1137533, кл. G !1 В 27/36, 1983. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СИНХРО НИЗМА ВОСПРОИЗВЕДЕННЫХ СИГНАЛОВ (57) Изобретение относится к технике магнитной записи и позволяет уменьшить погрешность контроля. Ре,.SU „„1256092 А 1 гистром 6 сдвига формируется конт.рольный сигнал, представляющий севдослучайную последовательность, синхронную с входным сигналом. После выпадений или появлений ложных символов во входном сигнале нарушается синхронизм между последним и генерируемым контрольным сигналом. На выходе сумматора 4 формируется сигнал ошибки, представляющий псевдослучайную последовательность, на которую реагирует детектор 7, переключающий триггер 9 и коммутатор 3 для повторного ввода в синхронизм регистра 6 сдвига. 1 ил, С:

Ю

Сд

Cb

Ю с©

Ь3

1256092

Изобретение относится к технике магнитной записи, а именно к устройствам контроля аппаратуры магнитной записи.

Цель изобретения — уменьшение погрешности контроля.

На чертеже изображена структурная схема устройства.

Устройство содержит входную шину

1 псевдослучайного сигнала, входную шину 2 тактовых импульсов, коммутатор

3, первый и второй сумматоры 4 и 5, регистр 6 сдвига, детектор 7 псевдо- случайной последовательности, детектор 8 отсутствия ошибок, триггер 9 и выходную шину 10 сигнала нарушения синхронизма. Детектор 7 псевдослучайной последовательности содержит регистр 11 сдвига, сумматоры 12 и 13, инвертор 14, элемент ИЛИ 15, элемент

И 16 и счетчик 17. Детектор 8 отсутствия ошибок выполнен в виде счетчика 18.

Устройство работает следующим образом.

E первоначальный момент работы устройства нет синхронизма между сигналом, поступающим на входную шину 1, и контрольным сигналом, формируемым регистром 6 сдвига с сумматором 5 (здесь и далее, суммирование ведется по модулю два), при этом коммутатор

3 находится в положении, показанном на чертеже, а на выходе сумматора 4 формируется сигнал ошибок, представляющий собой по структуре псевдослучайную последовательность, период и закон кодообразования которой соответствуют входной псевдослучайной последовательности. На выходной сигнал сумматора 4 реагирует детектор 7, сигналом с выхода которого перебрасывается триггер 9 и соответственно коммутатор 3. Входным сигналом вво дится в смнхронизм регистр 6 сдвига.

После записи в регистр 6 безошибочной комбинации исчезает сигнал ошибки с выхода сумматора 4, что фиксируется детектором 8 отсутствия ошибок, выходным сигналом которого возвращается в исходное состояние триггер 9 и коммутатор 3, после чего регистром

6 сдвига формируется контрольный сигнал, представляющий псевдослучайную последовательность, синхронную с входным сигналом.

При синхронизме входного цифрового сигнала и генерируемого контрольного

40 отсутствия ошибок подключены к шине

45- тактовых импульсов, второй сумматор, 50

5

30 сигнала сигнал ошибок на выходе сумматора 4 отсутствует либо на выходе имеют место одиночные или групповые символьные ошибки, на которые не реагирует детектор 7 псевдослучайной последовательности.

После выпадений или появлений ложных символов во входном сигнале нарушается синхронизм между последним и генерируемым контрольным сигналом, при этом на выходе сумматора 4 формируется сигнал ошибки, представляющий псевдослучайную последовательность, на которую реагирует детектор 7, переключающий триггер 9 и коммутатор 3 для повторного ввода в синхронизм регистра 6 сдвига. Процесс работы повторяется.

Детектор 7 при поступлении "безошибочной" последовательности работает следуюшим образом. На выходе сумматора 12 устанавливается уровень сигнала, который является разрешающим для элемента И 16. Разрешающим является также сигнал на другом, входе .элемен-, та И 16, так как при безошибочной" последовательности есть хотя бы одна

"единица" в регистре 11 сдвига, при этом разрешается счет счетчиком 17 тактовых импульсов. При заполнении счетчика формируется сигнал, которым переключается триггер 9.

Формула изобретения

Устройство для контроля синхронизма воспроизведенных сигналов, содержащее первый сумматор, первый вход которого соединен с входной шиной псевдослучайного сигнала, а выход подключен к детектору отсутствия ошибок, регистр сдвига, тактовый вход которого и тактовый вход детектора входы которого соединены с выходами регистра сдвига, а выход соединен с вторым входом первого сумматора, о тл и ч а ю щ е е с я тем, что, с целью уменьшения погрешности контроля, оно снабжено детектором псевдослучайной последовательности, триггером и коммутатором, первый сигнальный вход которого соединен с входной шиной псевдослучайного сигнала, вто-" рой — с выходом второго сумматора, выход — с входом регистра сдвига, а управляющий вход коммутатора соеди1256092

Составитель Г.Загубный

Редактор А.Сабо Техред А.Кравчук КорректорВ.Бутяга

Заказ 4830/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r.ужгород, ул.Проектная, 4 нен с выходом триггера и выходной шиной, при этом один вход триггера соединен с выходом детектора отсутствия ошибок, другой — с выходом де4 тектора псевдослучайной последовательности, а входы последнего подключены к выходу первого сумматора и к шине тактовых импульсов. е