Компаратор формы сигналов

Компаратор формы сигналов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к измерительной технике и может быть использовано , в частности, при контроле микросхем по форме переходного процесса динамического тока потребления. Цель изобретения - повышение точности сравнения формы сигналов и расширение области применения. Устройство содержит группы интеграторов, элемент Н, элементы сравнения, сумматоры, аналоговые запоминающие элементы, усилители , элементы ИСКЛЮЧАКЯЦЕЕ ИЛИ, коммутатор и шины исследуемого и эталонного сигналов. Наличие шины разрешения сравнения, шины программирования результата сравнения, шины программирования чувствительности, шины выбора режима работы, шины разрешения интегрирования входных сигналов, шины .компенсации мультипликативной погрешности, шины слежения-запоминания формы сигнала с компенсацией ади-о тивной погрешности, шины начальной установки, шины запоминания интегральных значений и шины подготовки к интегрированию и соединение их с элементами устройства компенсирует погрешности и расширяет динамический диапазон сравниваемых, сигналов за счет 5ИФФspeнциaльнoгo сравнения форм сйг напов. 1 ил. ю (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (gg 4 С 05 В 1/01 Н 03 К 5 24 5/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3853689/24-21 (22) 08.02.85 (46) 15.09.86, Бюл . y- 34 (53) 621.373.44(088.8) Сд

15 ©)

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (72) И,В.Дягель, А.Г.Рыжевский и Д.ВеШабалов (56) Макаров P.À. Средства технической диагностики машин. М,: Наука, 1981, с . 1.25-126.

Авторское свидетельство СССР

Р 1115217, кл. Н 03 К 5/22, 04.01.82. (54) КОМПАРАТОР ФОРМЫ СИГНАЛОВ (57) Изобретение относится к измерительной технике и может быть использовано, в частности, при контроле микросхем по форме переходного процесса динамического тока потребления.

Цель изобретения — повышение точности сравнения формы сигналов и расширение

„„SU„„1257604 А 1 области применения. Устройство содержит группы интеграторов, элемент И, элементы сравнения, сумматоры, ана" логовые запоминающие элементы, усилители, элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, коммутатор и шины исследуемого и эталонного сигналов. Наличие шины разрешения сравнения, шины программирования результата сравнения, шины программирования чувствительности, шины выбора режима работы, шины разреше.ния интегрирования входных сигналов, шины .компенсации мультипликативной погрешности, шины слежения-запоминания формы сигнала с компенсацией ади"t

Ютивной погрешности, шины начальной установки, шины запоминания интегральных значений и шины подготовки н интегрированию и соецинение ин с С элементами устройства компенсирует погрешности и расширяет динамический 2 диапазон сравниваемых. сигналов за счет дифференциального сравнения форм сигналов. 1 ил.

1257604

Изобретение относится к измери-. тельной технике и может быть использовано в радиоэлектронных системах обработки и анализа формы сигналов, в частности при контроле микросхем по форме переходного процесса динамического тока потребления.

Целью изобретения является повышение, точности сравнения формы сигналов за счет компенсации погрешностей и расширение области применения путем расширения динамического диапазона сравниваемых сигналов за счет дифференциального сравнения форм ,сигналов.

На чертеже приведена структурная схема компаратора формы сигналов.

Компаратор формы сигналов содержит и интеграторов первой группы

1-1. .. 1-п, и интеграторов второй группы 2-1,...,2-n n элементов сравнения 3-1,...,3-п, элемент И 4, вы" ход которого является выходом 5 устройства, выход каждого п-го интегратора второй группы 2-и подключен к первому входу и-го элемента сравне- . ния З-п, сумматоры 6-1,...,6-п, аналоговые запоминающие элементы 7-1, 7-п, усилители с программируемым коэффициентом усиления 8 вЂ

Я-п, интеграторы третьей группы 9-1, ...,9-п, элементы ИСКЛ!ОЧАЮЩЕЕ ИЛИ

10-1,. .. 10-и коммутатор 11, входы которого подключены к шинам исследуемого 12 и эталонных 13 сигналов, а выход подключен к первому входу первого сумматора 6-1 цепи последовательно-поочередно соединенных сумматоров 6-1. ..,6-и и интеграторов первой группы 1-1. .., 1-п, при этом выход каждого и-го интегратора первой группы 1-п через последовательно соединенные п é аналоговый запоминающий элемент 7-и и и-й усилитель с программируемым коэффициентом усиления 8-и подсоединен к второму входу и-го элемента сравнения З-п, а выход

n-ro элемента сравнения 3-и подклю"; чен к первому входу п-го элемента

ИСКЛ!ОЧАЮЩЕЕ ИЛИ 10-и и информационным входам и-х интеграторов второй

2-и и третьей 9-и групп, причем выход и-го интегратора третьей группы

9-п подсоединен к второму входу и-ro .сумматора 6-п а выходы всех элементов ИСКЛ!ОЧАЮЩЕЕ ИЛИ 10-1,..., 10-п подключены к входам элемента И 4, дополнительный вход которого подсоеди"

20, с шиной 20 слежения-запоминания формы сигнала с компенсацией аддитивной

30

55 нен к шине 14 разрешения сравнения, вторые входы элементов ИСКЛ!ОЧА!ОЩЕЕ

ИЛИ 10 — 1, °, 10-п подключены к шинам

15 программирования результата сравнения, управляющие входы усилителей с программируемым коэффициентом уси-: ления 8-1,.. °,8-п соединены с шинами

16 программирования чувствительности, управляющие входы коммутатора 11 подключены к шинам 17 выбора режима работы, входы разрешения интегрирования интеграторов первой группы 1- 1, ..., 1-и соединены с шиной. 18 разрешения интегрирования входных сигналов, входы разрешения интегрирования интеграторов второй группы 2-2, °,2-n — с шиной 19 компенсации мультипликативной погрешности, а входы разрешения интегрирования интеграторов третьей группы 9-1. ..9-n—! погрешности, входы сброса интеграторов второй группы 2-1,..., 2-п подключены к шине 21 начальной установки, управляющие входы аналоговых запоминающих элементов 7-1,..., 7-п соединены е шиной 22 запоминания интегральных значений, входы сброса интеграторов первой группы

1-1,...,1-п подключены к шине 23 подготовки к интегрированию.

Компаратор формы сигналов работает следующим образом.

Для запоминания формь! эталонного сигнала на шины 17 выбора режима работы подается комбинация управляющих сигналов, обеспечивающая подключение через коммутатор 11 к цепи последовательно соединенных сумматоров и первых интеграторов соответственно

6-1...,,6-п и 1-1,..., 1-и эталонного сигнала Е с шины 13. На шину 20 слежения запоминания формы сигнала подается сигнал управления, соответствующий слежению, т.е. сигнал разрешения интегрирования интеграторами третьей группы 9-1-9-п разности интегральных значений на выходах первых интеграторов и нулевого уровня сигнала, обеспечиваемого сбросом интеграторов второй группы 2-1,..., 2-п при подаче на шину 21 сигнала, соответствующего начальной установке устройства ° Процесс слежения осуществляется за определенное количество циклов интегрирования эталонного входного сигнала f до тех пор, 1257604 пока на выходах интеграторов первой группы 1-1,,1-и не установятся нулевые значения. При этом на выходах интеграторов третьей группы 9-1; ...,9-и образуются средние за время 5 интегрирования интегральные значения с обратным знаком, которые соответствуют средним интегральным значениям эталонного сигнала с учетом аддитивной погрешности всего тракта преобразования и сравнения. Каждый цикл интегрирования обеспечивается выполнением последовательно следующих операций: сброса интеграторов первой группы 1-1.. ., 1-п по шине 23 15 подготовки к интегрированию; интегрирования при подаче сигнала по шине

18 разрешения интегрирования входных сигналов; запоминания интегральных значений с их переписью в анало- И говые запоминающие элементы 7-1,..., 7-и при подаче соответствующего сигнала по шине 22 устройства на их уп.равляющие входы с последующим переходом из режима выборки в режим хранения.

Процесс слежения заканчивается подачей на шину 20 в определенный момент времени сигнала, соответствую30 . щего переходу интеграторов третьей группы 9-1,...,9-п в режим запомина ния. Компенсация нестабильности коэффициентов преобразования, зависящей, в основном, от нестабильности интеграторов первой группы 1-1, °,1-п, 35 осуществляется регулировкой уровней уставок, значения которых задаются интеграторами второй группы 2-1,..., 2-п. При подаче на входы 17 выбора режима работы устройства комбинации 40 сигналов, обеспечивающей подключение через коммутатор 11 эталонного сигнала fo+ дЙ, после каждого цикла интегрирования на выходах интеграторов первой группы 1-1, °, 1-и образуются 45 интегральные значения, соответствующие сигналу Е. Подачей управляющих сигналов на шины 16 программирования чувствительности осуществляется задание определенных уровней уставок, ко-5О торые отслеживаются интеграторами второй группы 2-1, ° ...2-п, на входы разрешения интегрирования которых по шине 19 компенсации мультипликативной погрешности подается соответствующий уровень сигнала. При этом сигнал на шине 21 начальной установки снимается. В определенный момент времени установки на выходах интеграторов второй группы 2-1,...,2-п требуемых значений уставок снимается сигнал на шине 19 устройства и интеграторы второй группы 2-1,...,2-п переходят в режим запоминания. Таким образом, устройство подготовлено к сравнению формы эталонного сигнала

Е4 и исследуемого f, так как на интеграторах третьей группы 9-1,..., 9-п запомнены значения, соответствующие средним интегральным значениям эталонного сигнала с обратным знаком с учетом аддитнвной составляющей погрешности, а на интеграторах второй группы 2-1,...,2-n — уровни установок сравнения с учетом мультипликативной составляющей погрешности такта преобразования. При подаче на шины 17 выбора режима работы устройства комбинации сигналов, обеспечивающей подключение через коммутатор 11 исследуемого сигнала f после первого цикла интегрирования на выходах интеграторов первой группы 1-1,..., 1-п образуются интегральные значения, соответстьующие раэностному сигналу

f-f Подачей на шины 16 программирования чувствительности наперед заданной комбинации сигналов осуществляется масштабирование ожидаемого отличия формы сигнала по отношению к сигналу аЕ. В зависимости от логики работы последующих устройств может быть интересным не только результат совпадения формы сигналов, но и их определенные отличия, что обеспечивается заданием соответствующих сигналов йо вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10-1,...,10-п. С учетом задержек, вносимых элементами устройства, с появлением установившегося результата сравнения на вход 14 разрешения сравнения подается управляющий сигнал, обеспечивающий выдачу результата сравнения, Таким образом, за счет идентичности трактов преобразования эталонно. о и исследуемого сигналов обеспечивается возможность компенсации погрешностей и расширения динамического диапазона преобразования разностногосигнала.

Ф о р м ул а и з о б р е т е н и я

Компаратор формы сигналов, содержащий шины входного и исследуемого

$ I 257604 6 сигналов, и интеграторов пеРвой груп динен к второл»у входу n-ro элемента пы, и интеграторов второй группы, сравнения, а выход и-го элемента и элементов сравнения, элемент И, сравнения подсоединен к первому вховыход которого является выходом усТ ду п-го элемента ИСКЦ!ОЧАНЩЕЕ ИЛИ и ройства, выход каждого и-го интегра- информационным входам п интеграторов тора второй группы подсоединен к пер- второй и третьей групп, г»ричем выход вому входу и-го элемента сравнения, п-го интегратора третьей группы подотличающийся тем, что,, с соединен к второму входу и-го суммацелью повышения точности сравнения и тора, а выходы всех элементов ИСКЛ!0расширения области применения за 10 ЧАЮ!!!ЕЕ ИЛИ подсоединены к соответсчет увеличения динамического диа»»а- ствующим входам элемента И, доползона сравниваемых сигналов, в него нительный вход которого подсоединен дополнительно введены шина разреше- к шине разрешения сравнения. вторые ния сравнения, шины программирования входы элементов ИСКП10ЧА!0ЩЕЕ HJIH подрезультата сравнения, шины программи- 1 соединены к шинам программирования рования чувствительности, шины выбо- результата сравнения, управляющие ра режима работы, шина разрешения входы усилителей с программируемым интегрирования, шина компенсации коэффициентом усиления соединены с мультипликативной погрешности, шина шинами программирования чувствительслежения-запоминания формы сигнала 20 ности,управля»ощие входы коммутатора с компенсацией аддитивной погрешнос- подключены к шинам выбора режима рати, шина начальной установки, шина боты, входы разрешения интегрировазапоминания интегральных значений, ния интеграторов первой группы соешина подготовки к интегрированию, динены с шиной разрешения интегриросоответственно п сумматоров, и ана- 25 вания входных сигналов, входы разрелоговых запоминающих элементов, и шения интегрирования интеграторов усилителей с программируемым коэффи- второй группы — с шиной компенсации циентом,усиления, п интеграторов мультипликативной погppILHocòè, а третьей группы, п элементов ИСКЧЮЧА- входы разрешения интегрирования ин1011!ЕЕ ИЛИ, коммутатор, входы которого З0 теграторов третьей группы — с шиной подключены к шинам исследуемого и слежения-запоминания формы сигнала эталоняых сигналов, а выход подсое- с компенсацией аддитивной погрешносдинен к первому входу первого сумма- ти, входы сброса интеграторов второй тора цепи последовательно-поочередно группы подсоединены к шине начальной соединенных п сумматоров и и интег- З5 установки, управляющие входы аналогораторов первой группы, при этом вы- вых запоминающих элементов соединены ход каждого n-ro интегратора первой с шиной запоминания интегральных знагруппы через последовательно соеди- чений, входы сброса интеграненные п-й аналоговый запоминающий торов первой группы подсоедиэлемент и и-й усилитель с программи- 40 пены к шине подготовки к инруемым коэффициентом усиления подсое тегрированию.

1257604

Л

18

77

Составитель Н.Маркин

Редактор А.Лежнина Техред М.Ходанич Корректор И.Самборская

Заказ 4955/46 Тираж 836 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4