Устройство для ввода информации

Устройство для ввода информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области приборостроения и вычислительной техники и может быть использовано в многоканальных системах сбора и регистрации Информации. Целью изобретения является повьппение быстродействия устройства. Для достижения поставленной цели в-устройство введены второй аналого-цифровой преобразователь, блок памяти, преобразователь кода. Блоки усиления и дискретизации сигналов , установленные в каждом канале, содержат усилитель, первьи и второй ключи, регистр и умножающий цифроаналоговьп преобразователь. Блок управления устройства имеет три группы управляющих выходов, позволяющих организовать циклическую работу устройства . Вновь введенные блоки позволили совместить во времени вьюод информации из одного канала с преобразованием и усилением сигналов в последующем канале. 2 з.п., ф-лы, 3 ил. с (Л ю &п

СОЮЗ COBETCHHX

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (III д11 4 G 06 Р 3/05) G 01 V I/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

13

H А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3826998/24-24 (22) 06.11.84 (46) 15.09.86. Бюл. Р 34 (71) Украинский филиал Всесоюзного ордена Трудового Красного Знамени научно-исследовательскогоинститута горной геомеханики и маркшейдерского дела (72) Г.А. Черномордик, А.А. Фридман и В.И. Белых (53) 621.9.503.55(088.8) (56) Гарет П. Аналоговые устройства для микропроцессоров и мини-3BM. M.:

Мир, 1981, с. 130.

Патент США Р 4064480, кл. G 01 V 1/28, 1977. ,(54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к области приборостроения и вычислительной техники и может быть использовано в многоканальных системах сбора и регист— рации информации. Целью изобретения является повышение быстродействия устройства. Для достижения поставленной цели в устройство введенЫ второй аналого-цифровой преобразователь, блок памяти, преобразователь кода.

Блоки усиления и дискретизации сигналов, установленные в каждом канале, содержат усилитель, первый и второй ключи, регистр и умножающий цифроаналоговый преобразователь. Блок управления устройства имеет три группы управляющих выходов, позволяющих организовать циклическую работу устройства. Вновь введенные блоки позволили совместить во времени вывод информации из одного канала с преобразованием и усилением сигналов в последующем канале. 2 s.ï., ф-лы, 3 ил.

1257634

Изобретение относится к приборостроению и вычислительной технике и может быть использовано в многоканальных системах сбора и регистрации, информации.

Целью изобретения является повышение быстродействия устройства.

l!а фиг, la, 16 представлена структурная схема устройства; на фиг. 2 диаграммы работы устройства; на фиг. 3а, Зб — структурная схема блока управления.

Устройство для ввода информации содержит блоки усиления и дискретизации сигналов, блок 2 управления, первый и второй аналого-цифровые преобразователи 3 и 4, преобразователь 5 кода и блок 6 памяти. Каждый блок 1 усиления и дискретизации сигналов содержит усилитель 7, первый и второй ключи 8 и 9, регистр 10 и цифроаналоговый преобразователь 11. Блок 2 ! правления содержит элемент HE 12, генератор !3, счетчик 14, первый и второй формирователи 15 и 16, триггер 17, первый элемент ИЛИ 18, первую и вторую группы 19 и 20 тригге— ров, группу 21 формирователей, элемент И 22, элемент 23 задержки, второй элемент ИЛИ 24.

Устройство работает следующим образом.

В исходном состоянии сигналы на всех выходных линиях блока 2 управления отсутствуют, следовательно, отсутствуют и сигналы на выходах устройства. Устройство переходит в рабочее состояние под воздействием внешнего по отношению к устройству запускающего сигнала. При наличии такого сигнала блок 2 управления формирует на управляющих сигнальных линиях сигналы, период следования которых во всех группах выходов одинаков и определяется временем дискретизации входного сигнала и числом каналов в устройстве.

В частности, при наличии внешнего запускающего сигнала блок 2 периодически сбрасывает сигнал на первой линии второй группы выходов, далее сигнал на второй линйи той же группы и так далее вплоть до сигнала на последней линии той же группы, после чего процесс повторяется. При сбросе сигнала на первой линии этой группы выходов открывается ключ Я первого блока 1 и мгновенное значение напряжения на выходе усилителя 7 этого канала поступает на вход аналогоцифрового преобразователя 4. Если значение напряжения на выходе усили— теля 7 первого блока меньше, чем наименьшее из опорных напряжений, т.е. меньше 1,„, то сигналы на всех выходах преобразователя 4 сброшены; если указанное напряжение больше U „, но меньше 2U, то установлен сигнал на

К-м выходе преобразователя 4 и т.д.; если указанное напряжение больше или равное U„/2, но меньше V, то установлен сигнал на нервом разряде выходов преобразователя 4. В любом случае выходной сигнал преобразователя 4 устанавливается в течение интервала времени, на который открыт ключ 8 соответствующего блока 1, т.е. в течение интервала времени, на который сброшен сигнал на соответствующей сигнальной линии второй группы выходов.

Выходные сигналы преобразовате25 ля 4 поступают на входы регистров 10 всех блоков устройства и на входы преобразователя 5 кода. Выходные сигналы преобразователя 5 кода поступают на информационные входы блока 6

ЗО памяти. По истечении фиксированного интервала времени блок 2 устанавливает ранее сброшенный сигнал на первой линии второй группы выходов. По перепаду этого сигнала из нижнего уровня в верхний выходные сигналы преобразователя 4 записываются в регистр 10 первого блоха 1, а соответствующие этим сигналам выходные сигналы преобразователя 5 кода заgQ писываются в блок 6 памяти по первому адресу. При последующем сбросе на фиксированный интервал времени сигнала на второй линии второй группы выходов открывается ключ 8 второго блока I, мгновенное напряжение на выходе усилителя 7 этого канала поступает на вход преобразователя 4.

Выходные сигналы того же преобразователя при последующей установке сигнала на этой линии заносятся в регистр 10 второго блока 1, а соответствующие им выходные сигналы преобразователя 5 кода — в блок 6 памяти по второму адресу и т.д.

После записи выходных сигналов преобразователя 4 в регистр 10 первого блока 1 выходные сигналы этого регистра поступают на входы задания но допустимого напряжения на входе аналого-цифрового преобразователя 3.

В частности, установившееся значение

10 коэффициента передачи умножающего цифроаналогового преобразователя 11 равно единице, есз и установлен сиг— нал на первом выходе регистра 10 и сброшены сигналы на остальных выходах того же регистра. Выходные сигналы регистра 10 определяются выходными сигналами аналого-цифрового преобразователя 4. В частности, установлен сигнал только на его первом

20 выходе, если мгновенное значение напряжения на выходе усилителя 7 первого блока больше или равно U /2 но меньше Б . Следовательно, при данном соотношении значений мгновенного выходного напряжения усилителя 7 установившееся значение выходного напряжения цифроаналогового преобразователя 11 больше или равно U„/2, но меньше U . Если мгновенное значение выходного напряжения усилителя 7

25!

О меньше Ц /2, но больше или равно Б /4, то установлен только второй выходной разряд преобразователя 4, следовательно, установлен только второй выходной разряд регистра 10. При этом установившееся значение коэффициента передачи преобразователя 11 равно двум, следовательно, и установившееся значение выходного напряжения того же преобразователя меньше П но больше или равно Ut,/2. Аналогично устанавливается коэффициент передачи цифроаналогового преобразователя 11 и при других значениях мгно- венного напряжения на выходе усилителя 7. Таким образом, в диапазоне значений указанного напряжения от максимального U до минимального Uz установившееся значение выходного напряжения преобразователя 11 меньше

U0, но больше или равно U /2, следовательно, обеспечивается сжатие динамического диапазона укаэанного напряжения с запоминанием коэффициентов сжатия в блоке 6 памяти.

При последующем сбросе и установлении сигнала на второй линии второй

55

3 1257 коэффициента передачи умножающего цифроаналогового преобразователя ll и устанавливают его коэффициент передачи так, чтобы установившееся значение выходного напряжения преобразователя 11 находилось в определенных значениях относительно максималь634 группы выходов блока 2 выходные сигналы преобразователя 11 заносятся в регистр 10 второго блока 1 и осущестнляется аналогично вышеописанному установка коэффициента передачи цифроаналогового преобразователя 11 в зависимости от мгновенного значения выходного напряжения усилителя 7 этого же блока .1.

В дальнейшем процесс повторяется в последующих блоках 1 устройства.

Ьлок 2 управления осуществляет задержку сигналов на первой сигналь-ной линии третьей группы выходов относительно сигнала на первой сигнальной линии второй группы вьгходов на время, превышающее интервал времени между моментами установления сигнала на соседних сигнальных линиях в этих группах. В частности, сигнал на первой сигнальной линии третьей группы примет значение, отличное от исходного, только после выполнения более чем одного описанного цикла сброс установки сигналов второй группы выходов, т.е. после записи выходного сигнала преобразователя 4 в регистр блока 1 с номером, большим единицы, и записи соответствующих выходных сигналов преобразователя 5 кода в блок 6 памяти по адресу, номер которого больше единицы. В предшествующие моменты времени сигналы на первой, а следовательно, и на последующих линиях третьей группы выходов имеют исходные значения, следовательно, ключи 9 во всех блоках l закрыты и напряжение на вход аналого-цифрового преобразователя 3 не поступает.

Однако в течение этого отрезка времени уже записаны выходные сигналы преобразователя 4 в регистр 10 по крайней мере первого блока 1 и, следовательно, в этом блоке осуществляется установка коэффициента передачи цифроаналогового преобразователя 11.

По истечении указанного интервала времени блок 2 управления сбрасывает сигнал на перВой линии третьей группы выходов, при этом открывается ключ 9 первого блока 1 и установившееся выходное напряжение преобразователя 11 того же канала с уменьшенным динамическим диапазоном поступает на вход аналого-цифрового преобразователя 3, на выходе которого по истечении времени преобразования устанавливаются цифровые сигналы, соот-.

5 12576 ветствующие входному напряжению. По истечении указанного времени преобразования блок 2 упранления устанавливает сигнал на первой сигнальной линии первой группы выходов, при

5 этом сбрасывается регистр 10 первого блока 1 и, следовательно, устанавливается нулевой коэффициент передачи преобразонателя 11 того же блока, а также производится чтение 10 из блока 6 памяти по первому адресу.

Поскольку н предшествующий интервал времени в блок 6 памяти по первому адресу занесены выходные сигналы преобразователя 4, соответствующие мгно- 15 венному значению напряжения HR выходе усилителя 7 первого блока то в момент установления сигнала на первой линии первой группы выходов выходные сигналы блока б памяти соответствуют коэффициенту сжатия динамического диапазона мгновенного значения выходного напряжения усилителя 7 первого блока 1, а выходные сигналы аналого-цифрового преобразователя 3 2S соответствуют установившемуся значению преобразователя 11 того же канала. Следовательно, совокупность выходных сигналов блока б памяти и преобразователя 3 полностью определяет мгновенное значение выходного напряжения на выходе усилителя 7 первого блока 1 в исходном динамическом диапазоне изменения его величины. Эта совокупность выходных сигналов блока б памяти и аналого-цифрового преобразователя 3 присутствует на выходах устройства в течение времени, на которое установлен сигнал на одной иэ сигнальных линий перной группы О выходон. Блок 2 через промежуток времени, достаточный для передачи указанных сигналов во внешний (по отношению к данному устройству) регистр, устанавливает сигнал на первой линии третьей группы выходов и сбрасывает сигнал на первой линии первой группы выходов, тем самым запирается ключ 9 первого блока 1 и нход аналого-цифрового преобразователя 3 отключается ! от выхода цифроаналогового преобразователя 11 этого же блока I ..

В следующем цикле совокупность выходных сигналов преобразователя 3 и блока 6 памяти соответствует установившемуся значению выходного напряжения цифроаналогового преобразователя 11 второго блока 1 и кода

34 б его коэффициента передачи. Одновременно блок 2 сбрасывает сигнал на последующей линии нторой группы выходов, тем самим вход преобразователя 4 через ключ Р подключается к выходу усилителя 7 следующего блока выходные сигналы преобразователя 4 записываются в регистр того же блока, а после преобразования преобразователем 5 кода — и блок 6 памяти по последующему адресу. В частности, если блок 2 осуществляет задержку на время, в п раэ больше интервала времени между моментами установления сигналов на соседних линиях, то в течение первых п тактон сигнал на выходе устройства отсутствует. При этом в указанном интервале времени преобразователем 4 осуществляется оценка мгновенного значения выходного напряжения усилителя 7 в первых блоках устройства и результаты оценки записываются в регистры 10 тех же каналов. В последующем такте выходные сигналы устройства соответствуют мгновенному значению выходного напряжения усилителя второго блока I и т.д.

Блок 2 управления работает следующим образом.

При запуске блока 2 сигналом на входе элемента HE 12 снимается удержание счетчика 14, формирователя 16 и триггера 17 н нулевом состоянии, а формирователя 15 в единичном состоянии. Под действием первого после запуска импульса генератора 13 устанавливается сигнал на первом выходе счетчика 14, который вызывает установку в единичное состояние первого в первой группе 19 триггера и, следовательно, сброс 1-ro сигнала 2-й последовательности управляющих сигналов. По истечении времени, необходимого для сбрасывания аналого-цифрового преобразователя 4, формирователь 15 генерирует импульсный сигнал, сбрасывающий первый триггер первой группы 19 в исходное состояние и, следовательно, устанавливающий 1-й сигнал 2-й последовательности. Следующий импульс генератора 13 устанавливает сигнал на нтором выходе счетчика 14, при этом устанавливается второй триггер 19 первой группы и т.д.

В течение этих циклов триггер 17 остается н исходном состоянии, при

1257634 этом все триггеры второй группы 20 сброшены и сигналы на выходах формирователей 21 отсутствуют.

При появлении сигнала на промежуточном (К-м) выходе счетчика 14 устанавливается триггер 17, тем самым сигнал на выходе элемента ИЛИ 18 принимает нулевое значение и снимается удержание триггеров второй группы 20

10 в исходном состоянии.

Под воздействием следующего импульса генератора 13 устанавливается сигнал на последующем за промежуточным (К+1)-м выходе счетчика 14, при этом устанавливается первый триггер второй группы 20 и, следовательно, сбрасывается 1-й сигнал 3-й последовательности управляющих сигналов.

Через промежуток времени, необходи15!

rо преобразователя 3, формирователь генерирует импульсный сигнал, вызывающий сброс первого триггера второй группы 20 и срабатывание первого фор25 мирователя, на выходе которого образуется сигнал конечной длительности.

Следующий импульс генератора 13 вызывает сброс (К+2)-го сигнала 2-й последовательности, 2-го сигнала 3-й последовательности и последующее установление 2-го сигнала 1-й последовательности. Далее блок 2 управления работает аналогично.

Предлагаемое устройство обеспечивает оценку мгновенного значения напряжения на выходе усилителей в отличие от известных устройств не последовательным опросом и коммутацией сигналов на выходе ступеней усиления сигнала в каждом из блоков, а аналого-цифровым преобразователем, общим для всех каналов устройства. Точность работы такого преобразователя может быть значительно ниже точности ступеней усиления сигнала, которые в известных устройствах в совокупности с устройствами сравнения напряжений сигнала на выходах этих ступеней выполняют функцию оценки мгновенного значения напряжения на выходе усилителей, Следовательно, аналого-цифро5

i0 вой преобразователь может быть реалнзован проще, чем эквивалентная ему совокуггность узлов в известных устройствах. Кроме того, оценка мгновенного значения напряжения на выходе усилителей 7 производится без коммутации цепей высокоточных каскаФ

55 мый для срабатывания аналого-цифрово- 20 дов усиления следовательно ггредлагаемое устройство является более быстродействующим по сравнению с известными или при том же быстродействии может быть реализовано с меньшей потребляемой мощностью.

Быстродействие устройства дополнительно повышается с совмещением выполнения в нескольких каналах наиболее длительной операции - установки коэффициента усиления блока 1 по результатам оценки мгновенного значения напряжения на выходе усилителя того же блока и разделением операций оценки мгновенного значения выходного напряжения усилителя и установления коэффициента передачи блока 1 по результатам такой оценки . Раздел.ние указанных операций позволяет задержать начало преобразования результата обработки сигнала (оценки мгновенного значения напрчжения и установки коэффициента усиления по ре зультатам этой оценки) в цифровую форму относительного начала обработки сигнала в этом же блоке 1 на время, превышающее разность времени преобразования сигналов в соседних блоках

Формула изобретения

l. Устройство для ввода информации, содержащее блоки усиления и дискретизации сигналов, блок управления и первый аналого-цифровой преобразователь, выходы которого являются выходами первой группы устройства, аналоговый вход первого аналого-цифрового преобразователя соединен с первыми выходами блоков усипения и дискретизации сигналов, четвертые входы которых являются входами групны устройства, выход блока управления соединен с управляющим входом первого аналого-цифрового преобразователя, вход блока управления является входом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройс гва, в него введены второй аналого †цифров преобразователь, блок памяти, преобразователь кода, выходы которого соединены с входами второй группы блока памяти, выходы которого являются выходами группы устройгтва, вьноды первой группы блока управления соединены с входами первой групгы бло125 763ч ка памяти и вторыми входами соответствующих блоков усиления и дискретизации сигналов, первые входы которых соответственно соединень1 с входами третьей группы:блока памяти и выходами второй группы блока управления, выходы третьей группы которого соединены соответственно с третьими входами блоков усиления и дискретизации сигналов, входы группы которых соеди- 10 иены с входами преобразователя кода и выходами второго аналого-цифрового преобразователя, вход которого соединен с вторыми выходами блоков усиления и дискретизации. <5

2. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что каждый блок усиления и дискретизации сигналов содержит .усилитель, первый и второй ключи, регистр и цифроаналоговый пре- 20 образователь, выход которого соединен с первым входом второго ключа, второй вход и выход которого являются соответственно третьим входом.и первым выходом блока, входы группы цифроана- 25 логового преобразователя соединены с выходами регистра, первый и второй входы которого являются соответственно входами группы, первым и вторым входамп блока, первый вход регистра ЗО соединен с втсрым входом первого ключа, первый вход которого соединен с входом цифроаналогового преобразователя и выходом усилителя, вход которого является четвертым входом блока, выход первого ключа является. вторым выходом блока.

3, Устройство по. п. 1, о т л ив ч а ю щ е е с я тем, что блок управления содержит элемент 11Е, генератор, счетчик, элемент задержки, триггер, первый и второй формирователи, первый и второй элементы ИЛИ, элемент И, первую и вторую группу триггеров, группу формирователей, выходы которых являются выходами. первой группы блока, вход элемента НЕ является входом блока, выход элемента НЕ соединен с вторыми входами первого и второго формирователей и триггера и первым входом счетчика, выходы которого соединены соответственно с первыми входами триггеров первой и второй групп, выходы которых являются соответственно выходами второй и третьей групп блока, второй вход счетчика соединен с выходом генератора и первыми входами первого и второго формирователей, выход первого формирователя соединен с вторыми входами триггеров первой группы, выход второго формирователя соединен с первым входом первого элемента ИЛИ, выход которого соединен с вторьки входами триггеров второй группы, первый вход последнего триггера которой соединен с первым входом триггера, инверсный выход которого соединен с вторым входом первого элемента ИЛИ, выходы триггеров второй группы соединены соответственно с входами элемента И и входами формирователей группы, выход элемента И соединен с первым входом второго элемента HJIH и входом элемента задержки, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого является выкодом блока.

12 i76 3

29ХЛЗФ 3b Я

Ч И,2. fQ, 31 Л 35 37

1257634

puttrgyugrw

Ape» лаелпЫалкяьльсль лба

Уцюя ласле3п5айлгльнас ль

Асмою

9юея жфеЬаьатпьлос ль

Лрибаг йй (Майей 1.

ttht z г-я льслейьатеяьлосмь

f я М н

1-я лх.",еао&леььиосл ь

t u-t-ttt-ttи

Are, да

Фййг. М

Составитель В. Верховский

Техред И.Попович Корректор Л. Пилипенко

Редактор И. Рыбченко

Заказ 4957/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 я юа

ЛФМЗьйй

tg4gi

1Ьиуай. -t лх еЫатегьнх ль

t и-л-ta-ь и