Интегрирующая вычислительная структура

Интегрирующая вычислительная структура

Иллюстрации

Показать все

Реферат

 

Изобретение позволяет расширить область применения за счет обеспечения возможности использования интегрирующих вычислительных структур в прогнозирующих системах управления высокоскоростными динамическими объектами с предвидением результатов управления, что имеет большое значение для оперативного вмешательства в процесс управления с целью предотвращения аварийных ситуаций. Положительный эффект достигается введением блока расчетных параметров, блока постоянных параметров, блока граничных параметров, счетчика текущего времени, блока сравнения, блока памяти, блоков образования приращений , шести блоков коммутации, дешифратора , датчиков управляющих воздействий, датчиков управляемых параметров и элементов ИЛИ. 7 з.п. ф-лы, 11 ил. ю сл to 01 а 1С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (б11 С 06 J i/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABT0PCHOMV СВИДЕТЕПЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3367134/24-24 (22) 23. 12. 81 (46) 15. 09. 86. Бюл. В 34 (72) В. Ф. Гузик, В. Б. Диомидов, . Г. Н. Евтеев, А. В. Каляев, P.Р. Крюков, И.N. Криворучко, А.B. Румянцев и Э.И.Яровой (53) 681. 3 (088. 8) (56) Авторское свидетельство СССР

Р 481916, кл. G 06 J 1/02,. 1973.

Авторское свидетельство СССР

Ф 680001, кл. С 06,Х.1/02, 1978.

Авторское свидетельство СССР

Ф 532112, кл. G 06 J 1/02, 1974.

{54) ИНТЕГРИРУЮЩАЯ ВЫЧИСЛИТЕЛЬНАЯ

СТРУКТУРА (57) Изобретение позволяет расширить область применения за счет обеспечения возможности использования инте„„SU„„1257672 А 1 грирующих вычислительных структур в прогнозирующих системах управления высокоскоростными динамическими обьектами с предвидением результатов управления, что имеет большое значение для оперативного вмешательства в процесс управления с целью предотвращения аварийных ситуаций. Положительный эффект достигается введением блока расчетных параметров, блока постоянных параметров, блока граничных параметров, счетчика текущего времени, блока сравнения, блока памяти, блоков образования приращений, шести. блоков коммутации, дешифратора, датчиков управляющих воздействий, датчиков управляемых параметров и элементов ИЛИ. 7 э.п. ф-лы, 11 ил.

1257672

Изобретение относится к вычисли— тельной технике и предназначено для использования в системах полуавтоматического и ручного управления высокодинамичными объектами или быстро протекающими процессами с прогнозированием результатов управления.

Цель изобретения — расширение области применения за счет введения и технической реализации режима периодического решения систем уравне-. ний с быстродействием, обеспечивающим прогнозирование результатов управления, и согласования времени реакции человека-оператора со скоростью протекания управляемого процесса.

Ня фиг. 1 изображена блок-схема интегрирующей вычислительной структуры (ИВС); на фиг.2 — пример реализации блока управления; на фиг,3 — схема реализации решающего блока; на фпг.4 — схема реализации блока расчетных параметров; на фиг.5 — схема реализации аналогичных по своей структуре блока постоянных параметров и блока граничных параметров; ня фиг.6 — схема реализации блока программно-изменяемых параметров; ня фиг.7 — схема реализации блока образования приращений; на фиг.8 — схема реализации первого блока комму1ации; на фиг.9 — схема реализации второго блока коммутации; на фнг.10— схема реализации аналогичных по своей структуре третьего, четвертого, пятого, шестого и седьмого блоков коммутаць|и1 ня фиг.!1 — схема реализации блока вывода.

В состав интегрирующей вычисли.тельной структуры (фиг.i) входят блок управления, решающие блоки 2, блок

3 вывода, первь|й блок 4 коммутации, блок 5 расчетных параметров, блок 6 постоянных параметров, блок 7 программно-изменяемых параметров, блок

8 граничных параметров, счетчик 9 текущего времени, блок 10 сравнения, блок l1 памяти, блоки 12 образования приращений, второй 13, третий 14, четвертый 15, пятый 16, шестой 17,, седьмой 18 блоки коммутации, дешифратор 19, датчики 20 управляющих воздействий, датчики 21 управляемых параметров, элементы ИЛИ 22.

Первый вьгхоц блока 1 управления соединен с первым входом каждого решающего блока 2, я второй выход — с входом блока 3 выводя. Группа входов каждого решающего блока 2 соединена с соответствующей группой выходов первого блока 4 коммутации, каждый вход первой группы входов которого соединен с первым выходом соответствующего решающего блока 2.

Третий выход блока l управления соединен с входом блока 5 расчетных параметров, с входом блока 6 постоянных параметров, с входом блока 7 программно-изменяемых параметров и с входом блока 8 граничных параметров. Четвертый выход блока 1 управления соединен с входом счетчика

9 текущего времени, а пятый выход соединен с входом блока 10 сравнения.

Шестой выход блока 1 управления соединен с входом блока 11 памяти, а седьмой выход соединен с первым входом каждого блока !2 образования приращений.

Группа выходов блока 1 управления соединена с второй группой вхо" дов первого блока 4 коммутации и с первыми группами входов второго блока 13 коммутации, третьего блока 14 коммутации, четвертого 15, пятого lб,шестого .

17 и седьмого 18 блоков коммутации.

5

Группа выходов блока 5 расчетных параметров соединена с первой группой входов блока 11 памяти, вторая групrra входов которого соединена с первой группой выходов второго блока 13 коммутации, а группа выходов соединена с второй группой входов второго блока l3 коммутации, каждый вход третьей группы входов которого соединен с вторым выходом соответствующего решающего блока 2.

Группа выходов блока 6 постоянных параметров соединена с второй группой входов третьего блока 14 коммутации.„

Группа выходов блока 7 программноизменяемых параметров соединена с второй группой входов четвертого блока 15 коммутации.

Группа выходов блока 8 граничных . параметров соединена с второй группой входов пятого блока 16 коммутации, группа вьгходов которого соединена с первой группой входов блока 10 сравнения, вторая группа входов которого соединена с группой выходов шестого блока 17 коммутации, каждый вход второй группы входов которого

1257672 соединен с вторым выходом соответствующего решающего блока 2.

Группа входов блока 1 управления, первая группа входов блока 3 вывода и группа входов дешифратора 19 соединены с группой выходов счетчика 9 текущего времени.

Группа входов блока 7 программноизменяемых параметров соединена с группой выходов дешифратора 19.

Второй вход каждого блока 12 образования приращений соединен с выходом соответствующего датчика 20 управляемых воздействий.

Каждый вход третьей группы вхо— дов первого блока 4 коммутации соединен с выходом:соответствующего .блока l2 образовайия приращений.

Каждый вход второй группы входов седьмого 18 блока коммутации соединен с выходом соответствующего датчика 21 управляемых параметров.!

О

f5

Каждый выход второй группы выходов второго блока 13 коммутации соединен

25 с первым входом соответствующего элемента ИЛИ 22.

Каждый выход первой группы выходов третьего блока 14 коммутации соединен с вторым входом соответствуt юще го элеме н та ИЛИ 22.

Каждый выход первой группы выходов четвертого блока 15 коммутации соединен с третьим входом соответствующего элемента ИЛИ 22.

Каждый выход первой группы выхбдовЗЗ седьмого блока 18 коммутации соединен с четвертым входом соответствующего элемента ИЛИ 22.

Второй вход каждого решающего блока 2 соединен с выходом соответствую-4О щего элемента ИЛИ 22.

Вторая группа входов блока 3 вывода соединена с группой выходов блока 10 сравнения.

В состав блока i управления 45

{фиг.2) входят пульт 23 управления, узел 24 сравнения, элемент И 25, генератор 26 тактовых импульсов, счетчик 27 шагав интегрирования, счетчик 28 итераций, узел 29 триггеров, распределитель 30 импульсов, узел 31 выработки потенциала ввода, узел 32 пуска-останова, узел 33 выработки потенциала записи исходных данных, узел

34 выработки потенциала записи точ- 55 ки, причем распределитель 30 импульсов включает в себя набор 35 элементов И, сдвигающий регистр 36 и элемент И 37. Узел 31 выработки потенциала ввода включает в себя первый триггер 38, первый элемент И 39, первый элемент 40 зацержки, первый элемент ИЛИ 41, второй триггер 42, второй элемент И 43, второй элемент

44 задержки, второй элемент ИЛИ 45.

Узел 32 пуска-останова содержит первый триггер 46, элемент И 47, элемент ИЛИ 48 и второй триггер 49.

Узел 33 выработки потенциала записи исходных данных содержит первый элемент И 50, первый элемент ИЛИ 51, триггер 52, второй элемент И 53, элемент 54 задержки, второй элемент

ИЛИ 55. Узел 34 выработки потенциала записи точки содержит первый элемент ИЛИ 56, первый триггер 57, первый элемент 58 задержки, первый элемент И 59, второй. элемент 60 задержки, второй триггер 61, второй элемент И

62,третий элемент 63 задержки, второй элемент ИЛИ 64 третин триггер 65 третий элемент И бб, четвертый элемент 67 задержки, третий элемент HJIH 68.

Позициями 69 — 75 обозначены соответственно первый, второй, третий, четвертый, пятый, шестой и седьмой выходы блока 1 управления.

Позицией 76 обозначена группа выходов блока 1 управления, а позицией

77 — группа входов блока 1 управления.

Первый выход пульта 23 управления соединен с входом узла 24 сравнения и с первым входом элемента И 25, второй вход которого соединен с выходом генератора 26 тактовых импульсов.

Второй выход пульта 23 управления соединен с первым входом счетчика 27 шагов интегрирования и с первым входом счетчика 28 итераций.

Группа входов узла 29 триггеров соединена с группой выходов набора 35 элементов И распределителя 30 импульсов, группа входов которого соединена с первой группой выходов сдвигающего регистра 36 распределителя 30 импульсов, вторая группа выходов которого соединена с группой входов элемента И 37 распределителя 30 импульсов. выход которого соединен с первым входом сдвигающего регистра 36.

Выход узла 24 сравнения соединен с единичным входом первого триггера 38 узла 31 выработки потенциала ввода, единичный выход которого соединен с входом первого элемента И 39 узла 31, выход которого через первый элемент

12576

40 задержки соединен с входом первого элемента ИЛИ 41 узла 31, выход которого соединен с нулевым входом первого триггера 38 узла 31.

Выход первого элемента И 39 узла

31 соединен также с единичным нходом второго триггера 47 узла 31„ единичный выход которого соединен с входом второго элемента И 43 узла 31, выход которого через второй элемент 44 за- 1О держки узла 31 соединен с входом второго элемента ИЛИ 45 узла 31, выход которого соединен с нулевым входом второго триггера 42 узла 31.

Третий выход пульта 23 управления 15 соединен с единичным входом перного триггера 46 узла 32 пуска-останона, единичный вьгход которого соединен с входом элемента И 47 узла 32, выход которого соединен с входом элемента 20

ИЛИ 48 узла 32, ныход которого соединен с нулевым входом второго триггера

49 узла 32, единичный вход которого соединен с выходом второго элемента

44 задержки узла 31. 25

Нулевой выход перного триггера 46 узла 32 соединен с входом первого элемента И 50 узла 33 выработки потенциала записи исходных данных„ выход которого соединен с входом перво-ЗО го элемента ИЛИ 5 1 узла 33, второй вход которого соединен с выходом второго элемента 44 задержки узла

3 1, а выход соединен с единичным входом триггера 52 узла 33, единичный выход которого соединен с входом второго элемента И 53 узла 33, выход которого через элемент 54 задержки узла 33 соединен с входом второго элемента ИЛИ 55 узла 33, выход кото- 4Q рого соединен с нулевым входом триггера 52 узла 33.

Первый выход счетчика 27 шагов интегрирования соединен с вторым входом элемента И 47 узла 32, с нто- 15 рым входом первого элемента И 50 узла 33 и с входом первого элемента ИЛИ

56 узла 34 выработки потенциала записи точки, выход которого соединен с нулевым входом первого триггера 57 50 узла 34, единичный вход которого соединен с выходом первого элемента 58 задержки узла 34, а единичный выход сеодинен с входом первого элемента

И 59 узла 34, второй вход которого у через второй элемент 60 задержки узла 34 соединен с нулевым выходом первого триггера 57 узла 34.

72 Ь

Выход элемента И 59 узла 34 соединен с единичным входом второго триггера 61 узла 34, единичный ньгход которого соединен с входом второго элемента И 62 узла 34, выход которого через третий элемент 63 задержки узла 34 соединен с входом второго элемента

ИЛИ 64 узла 34, выход которого соединен с нулевым входом второго триггера

61 узла 34.

Выход второго элемента,.И 62 узла

34 соединен также с единичйым входом третьего триггера 65 узла 34, единичный выход которого соединен с входом третьего элемента И 66 узла 34, выход которого через четвертый элемент 67 задержки узла 34 соединен с входом третьего элемента ИЛИ 68, выход которого соединен с нулевым входом третьего триггера 65 узла 34.

Второй выход пульта 23 управления соединен также с вторыми входами элементов ИЛИ 41 и 45 узла 31, с нулевым входом триггера 46 и вторым входом элемента ИЛИ 48 узла 32, с вторым входом элемента ИЛИ 55 узла 33, с вторыми входами элементов ИЛИ 56

ИЛИ 64 и ИЛИ 68 узла 34.

Первая группа выходов пульта 23 управления соединена с первой группой входов узла 24 сравнения.

Выход генератора 26 тактовых им-, пульсов соединен также с вторым входом сдвигающего регистра 36 распределителя 30 импульсов.

Второй вход счетчика 27 шагов интегрирования и второй вход счетчика

28 итераций соединены с единичным выходом второго триггера 49 узла 32.

Третий вход счетчика 27 шагов интегрирования соединен с выходом счетчика 28 итераций и с входом пер" ного элемента 58 задержки узла 34.

Третий вход счетчика 28 итераций соединен с первым выходом набора элементов И 35 распределителя 30 импульсов, с вторым входом, первого элемента И 39 узла 31 и с вторым входом второго элемента И 62 узла 34.

Второй выход набора элементов И

35 распределителя 30 импульсов соединен с вторым входом второго элемента

И 43 узла 31, с вторым входом второго элемента И 53 узла 33 и с вторым входом третьего элемента И бб узла

34.

Перный выход 69 блока 1 управления соединен с вторым выходом пульта

1257

23 управления, с выходом генератора

26 тактовых импульсов, с первым выходом узла 29 триггеров, с третьим выходом набора элементов И 35 распределителя 30, с единичным выходом второго триггера 49 узла 32, с единичным выходом триггера 52 узла 33.

Второй выход 70 блока 1 управления соединен с единичными выходами каждогп разряда счетчика 27 шагов интегри- 10 рования и с вторым выходом пульта

23 управления.

Третий выход 71 блока 1 управления соединен с четвертым выходом набора элементов И 35 распределителя

30 импульсов.

Четвертый выход 72 блока 1 управления соединен с вторым выходом пульта 23 управления и с выходом элемента И 25. 20

Пятый выход 73 блока 1 управления соединен с выходом счетчика 28 итераций.

Шестой выход 74 блока 1 управления соединен с вторым выходом пульта

23 управления, с выходом генератора

26 тактовых импульсов, с единичным выходом второго триггера 42 узла

31, с единичным выходом триггера 52 узла 33 и с единичным выходом третье- З0 го триггера 65 узла 34.

Седьмой выход 75 блока 1 управления соединен с вторым выходом пульта

23 управления, с выходом генератора

26 тактовых импульсов, с вторым вы- 3 ходом узла 29 триггеров, с пятым выходом набора элементов И 35 распределителя 30, с единичным выходом триггеоа 52 узла 33.

Группа выходов 76 блока 1 управления соединена с группой выходом пульта 23 управления.

Группа входов 77 блока 1 управления соединена с второй группой входов45 узла 24 сравнения.

В состав решающего блока 2(фиг.3) входят элемент HE 78, первый элемент

И 79, первый элемент ИЛИ 80, второй элемент И 81 узел 82 масштабирова- 50 ния, входной узел 83, сумматор 84 подынтегральной функции, первый элемент 85 задержки, регистр 86 подынтегральной функции, узел 87 умножения, сумматор 88 остатка интеграла, вто- 55 рой элемент 89 задержки, второй элемент. ИЛИ 90, третий элемент И 91, четвертый элемент И 92, регистр 93

672 8 остатка интеграла, узел 94 выделения квантованных приращений.

Позициями 95 и 96 обозначены соответственно первый и второй входы решающего блока 2.

Позициями 97 и 98 обозначены соответственно первый и второй выходы решающего блока 2.

Позицией 99 обозначена группа входов решающего блока 2.

Выход элемента HF. 78 соединен с входом первого элемента И 79, выход которого соединен с первым входом первого элемента ИЛИ 80, второй вход которого соединен с выходом второго элемента И 81, а выход соединен с входом узла 82 масштабирования, выход которого соединен с входом входного узла 83, выход которого соединен с первым входом сумматора 84 подынтегральной функции, второй вход которого соединен через первый элемент 85 задержки с первым выходом сумматора 84 подынтегральной функции, третий вход которого соединен также с выходом первого элемента ИЛИ 80.

Второй выход сумматора 84 подынтегральной функции соединен с входом регистра 86 подынтегральной функции и с входом узла 87 умножения, выход которого соединен с первым входом сумматора 88 остатка интеграла, второй вход которого соединен через второй элемент 89 задержки с первым выходом сумматора 88 остатка интеграла, третий вход которого соединен с выходом второго элемента ИЛИ 90, первый вход которого соединен с выходом третьего элемента

И 91, а второй вход — с выходом четвертого элемента И 92, первый вход которого соединен также с выходом элемента НЕ 78, а второй вход— с выходом регистра 93 остатка интеграла. Выход сумматора 88 остатка интеграла соединен с входом регистра

93 остатка интеграла и с входом узла

94 выделения квантованных приращений.

Первый вход 95 решающего блока 2 соединен с входом элемента НЕ 78, с первыми входами второго и третьего элементов И 8 1 и 9 1, с вторым входом узла 82 масштабирования, с вторым входом регистра 86 подынтегральной функции, с вторым входом узла 87 умножения, с вторым входом третьего

1257672 lO элемента И 91, с вторым входом ре гистра 93 остатка интеграла и с вторым входом узла 94 выдепения квантованных приращений.

Второй вход 96 решающего блока 2 соединен с вторым входом второго элемента И 81.

Первый выход 97 решающего блока 2 соединен с выходом узла 94 выделения квантованных приращений.

Второй выход 98 решающего блока 2 соединен также с выходом первого элемента ИЛИ 80.

Один из входов группы входов 99 решающего блока 2 соединен с входом узла 87 умножения, а остальные входы этой группы входов 99 соединены с группой входов входного узла 83.

Второй вход первого элемента И 79 соединен с выходом регистра 86 подынтегральной функции.

В состав блока 5 расчетных параметров (фиг.4) входят наборная панель 100, элементы И 101, элементы

ИЛИ 102.

Позицией 103 обозначен вход блока

5 расчетных параметров, а позицией

104 — группа его выходов, Каждая группа выходов наборной панели !00 соединена через соответствующую группу элементов И 101 с входами соответствующего выходного элемента ИЛИ 102.

Второй вход каждого элемента И

101 соединен с первым входом 103 блока 5 расчетных параметров.

Выход каждого элемента ИЛИ 102 соединен с соответствующим выходом группы выходов 104 блока 5 расчетных параметров.

В состав блока 6 постоянных параметров, аналогичного по своей структуре блоку 8 граничных параметров и представленного на фиг.5, входят элементы ИЛИ 105, а позициями 106 и 107 обозначены соответственно вход блока б постоянных параметров и группа входов этого блока, причем группа входов каждого элемента ИЛИ

105 соединена с входом 106 блока б постоянных параме.тров, а вьгход каждого элемента ИЛИ 105 соединен с соответствующим выходом группы выходов

107 блока 6 постоянных параметров, В состав блока 7 программно-изменяемых параметров (фиг. 6} входят первые эпементы ИЛИ 108, элементы

И 109, вторые элементы ИЛИ 110, а

5 l0

l5

55 позициями 1!l- l!3 обозначены соответственно группа входов блока 7 программно-изменяемых параметров, группа выходов этого блока и вход этого блока, причем входы каждого первого элемента ИЛИ 108 соединены с выходами соответствующих элементов И 109 каждой группы этих элементов, первые входы каждого из которых соединены с выходами соответствующих вторых элементов ИЛИ 110, а вторые входы элементов И 109 каждой группы этих элементов соединены с соответствующим входом из группы входов 111 блока программно-изменяемых параметров, выход каждого первого элемента ИЛИ

108 соединен с соответствующим выходом группы выходов 112 блока 7 программно-изменяемых параметров, группа входов каждого второго элемента

ИЛИ 1 10 соединена с входом 113 блока 7 программно-изменяемых параметров.

В состав блока 12 образования приращений (фиг. 7) входят первый элемент И 114, первый элемент ИЛИ 115, первый регистр 116 сдвига, второй элемент И 117, первый элемент НЕ

ll8 третий элемент И 119, второй элемент НЕ 120, четвертый элемент

И 121, первый триггер 122, первый элемент 123 задержки, пятый элемент

И 124, второй элемент ИЛИ 125, пер- вый сумматор !26, шестой элемент И

127, третий элемент НЕ 128, второй элемент 129 задержки, третий элемент

ИЛИ 130, второй регистр 131 сдвига, второй сумматор !32, седьмой элемент И 133, третий элемент 134 задержки, четвертый элемент l35 задержки, восьмой элемент И 136, четвертый элемент НЕ f37, девятый элемент И 138, второй триггер 139, десятый элемент И 140, третий триггер l41 одиннадцатый элемент И 142, двенадцатый элемент И 143, четвертый триггер 144, тринадцатый элемент И

145, четырнадцатый элемент И 146, четвертый элемент ИЛИ 147, пятнадцатый элемент И 148.

Позициями 149 и 150 обозначены соответственно первый и второй входы блока 12 образования приращений, а позицией l5 1 — выход блока 12 образования приращений.

Выход первого элемента И l 14 со- единен с входом первого элемента ИЛИ

i15 выход которого соединен с пер125/б вым входом первого регистра 116 сдвига, выход которого соединен с входом второго элемента И 117, второй вход которого соединен с выходом первого элемента НЕ 118, а выход 5 соединен с вторым входом элемента

ИЛИ 115.

Выход регистра 116 сдвига соединен также с входом третьего элемента

И 119, выход которого соединен с 10 входом второго элемента HE 120 и с входом. четвертого элемента И 121, второй вход которого соединен с нулевым выходом первого триггера 122, единичный вход которого соединен с 15 выходом первого элемента 123 задержки, а единичный выход соединен с входом пятого элемента И 124, второй вход которого соединен с выходом второго элемента НЕ 120. 20

Выход четвертого элемента И 121 соединен с входом первого элемента

123 задержки и с входом второго элемента ИЛИ 125, второй вход которого соединен с выходом пятого элемента И

124.

Выход элемента ИЛИ 125 соединен с первым входом первого сумматора 126, второй вход которого соединен также с выходом первого элемента И 114, à 30 первый выход соединен с входом шестого элемента И 127, второй вход которого соединен с выходом третьего элемента HE 1?8, а выход соединен с вхо— дом второго элемента 129 задержки, 35 выход которого соединен с третьим входом первого сумматора 126.

Второй выход первого сумматора 126 соединен с входом третьего элемента

ИЛИ 130, выход которого соединен с 40 входом второго регистра 131 сдвига, выход которого соединен с первым входом второго сумматора 132, первый выход которого соединен с входом седьмого элемента И 133, второй вход 45 которого соединен с выходом третьего элемента НЕ 128, а выход соединен с входом третьего элемента 134 задержки,.

Второй вход второго сумматора 132 соединен с выходом третьего элемента 50

134 задержки, а второй выход этого сумматора соединен с вторым входом третьего элемента ИЛИ 130.

Выход третьего элемента ИЛИ 130 соединен также с входом четвертого 55 элемента 135 задержки, выход которого соединен с входом восьмого элемента И 136 и с входом четвертого

72 12 элемента НЕ 137, выход которого соединен с входом девятого элемента И

138, выход которого соединен с нулевым входом второго триггера 139, единичный вход которого соединен с выходом восьмого элемента И 136.

Выход четвертого элемента 135 задержки соединен также с входом десятого элемента И 140, выход которого соединен с единичным входом третьего триггера 141, единичный и нулевой выходы которого соединены соответст— венца с входом одиннадцатого элемен— та И 142 и с входом двенадцатого элемента И 143, выходы которых соединены соответственно с единичным и нулевым входами четвертого триггера 144, единичный выход которого соединен с первым входом тринадцатого элемента И

145 и с первым входом четырнадцатого элемента И 146, вторые входы которых соединены соответственно с единичным и нулевым выходами второго триггера

139, Выход тринадцатого элемента И 145 соединен с входом пятнадцатого элемента И 148, выход которого соединен с входом четвертого элемента ИЛИ 147, второй вход которого соединен с выходом четырнадцатого элемента И 146, а выход соединен с третьим входом второго сумматора 132..

Первый вход первого элемента И

114, второй вход первого регистра 116 сдвига, вход первого элемента НЕ 118, второй вход третьего элемента И 119, нулевой вход первого триггера 122, вход третьего .элемента HE f28, второй вход второго регистра 131 сдвига, второй вход восьмого элемента И 136 второй вход девятого элемента И 138, второй вход десятого элемента И 140, нулевой вход третьего триггера 14 1, вторые входы одиннадцатого 142.è двенадцатого 143 элементов И и второй вход пятнадцатого элемента И 147 соединены с первым входом 149 блока образования приращений.

Второй вход первого элемента И

114 соединен с вторым входом 150 блока образования приращений.

Выход тринадцатого элемента И

145 и выход четырнадцатого элемента

И 146 соединены с выходом 15 1 блока образования приращений.

В состав первого блока 4 коммута-. ций, представленного на фиг. 8, входят и элементов ИЛИ 152, п групп

1257672

1-4 элементов И 153 и п групп элементов

И 154, причем первая группа входов каждого элемента ИЛИ 152 соединена с выходами соответствующей группы элементов И 153 из и групп этих элементов, а вторая группа входов каждого элемента ИЛИ 152 соединена с выходами соответствующей группы элементов И 154 из и групп этих элементов, первые входы каждого элемента

И 153 каждой из и групп этих элементов соединены с соответствующими входами из первой грунпы входов 155 блока 4 коммутации, а вторые входы каждого элемента И 153 каждой из п 15 групп этих элементов и первые входы каждого элемента И 154 каждой из п групп этих элементов соединены с соответствующими входами из второй группы входов 156 блока 4 коммута- 20 ции, вторые входы каждого элемента

И 154 каждой из п групп этих элементов соединены с соответствующими входами из третьей группы входов

157 блока 4 коммутации, выходы элементов ИЛИ 152 соединены с соответствующими выходами соответствумдих групп выходов 158 блока 4 коммутации.

В состав второго блока 13 коммутации (фиг. 9} входят и групп элемен- ЗО тов И 159, первая группа элементов

ИЛИ 160, и групп элементов И 161, вторая группа элементов ИЛИ 162, Причем выходы каждой группы элементов И 159 из п групп этих элементов соединены с соответствующими входами соответствующих элементов ИЛИ 160> а выходы каждой группы элементов И

161 из и групп этих элементов соединены с соответствующими входами соот-щ ветствующих элементов ИЛИ 162, первые входы каждой группы элементов И

159 из и групп этих эле ментов и первые входы каждой группы элементов И

161 из и групп этих элементов соеди— иены с соответствующим входом из первой группы входов 163 блока 13 коммутации, вторые входы каждой группы элементов И 159 из п групп этих элементов соединены с соответствующими 5Q входами из второй группы входов 164 блока 13 коммутации, вторые входы каждой группы элементов И 161 из и групп этих элементов соединены с соответствующими входами из третьей группы входов 165 блока 13 коммутации, выходы второй группы элементов

ИЛИ 162 соединены с первой группой выходов 166 блока 13 коммутации, а выходы первой группы элементов ИЛИ

160 соединены с второй группой выходов 167 блока 13 коммутации.

В состав аналогичных по своей структуре блоков 14-18 коммутации (фиг. 10) входят и групп элементов

И 168 и группа элементов ИЛИ 169, причем выходы каждой группы элементов

И 168 из и групп этих элементов соединены с соответствующими входами соответствуищих элементов HJlH 169 группы, первые входы каждой группы элементов И 168 из и групп этих элементов соединены с соответствующим входом из первой группы входов 170 блоков 14-18 коммутации, а вторые входы каждой группы элементов И 168 из и групп этих элементов соединены с соответствующими входами из второй группы входов 17 1 блоков 14-18 коммутации, выходы группы элементов ИЛИ

169 соединены с группой выходов 172 блоков 14- 18 коммутации.

В состав блока 3 вывода (фиг. 11) входят неполный дешифратор 173, элемент 174 задержки, элемент НЕ 175, элемент И 176, элемент ИЛИ 177, группа триггеров 178, группа элементов

179 задержки, группа элементов И l80 и групп элементов И l81, и групп триггеров 182, первая группа дешифраторов 183, вторая группа дешифраторов

184, узел 185 индикации, узел 186 звуковой сигнализации, причем выход неполного дешифратора 173 соединен с входом элемента 174 задержки и с входом элемента НЕ 175, выход элемента

174 задержки и выход элемента НЕ 175 соединены с входами элемента И 176, выход которого соединен с первым входом элемента ИЛИ 177, выход которого соединен с нулевыми входами триггеров 178 группы, нулевой выход каждого риггера 178 из группы этих триггеров соединен с входом соответ" ствующего элемента 179 задержки из группы этих элементов, выход каждого из которых соединен с первым входом соответствующего элемента И 180 из группы этих элементов, выход каждого элемента И 180 из группы этих элементов соединен с первыми входами соответствующей группы элементов И

181 из и групп этих элементов, выходы каждой группы элементов И l81 из и групп этих элементов соединены с единичными входами соответствующей

15 12576 группы триггеров 182 из и групп этих триггеров, а нулевые входы каждой группы триггеров 182 из и групп этих триггеров соединены с выходом элемента ИЛИ 177, единичные выходы каждой группы триггеров 182 из и групп этих триггеров соединены с входами соответствующих дешифраторов

183 первой группы дешифраторов, выходы второй группы дешифраторов 184 соединены с первой группой входов узла 185 индикации, вторая группа входов которого соединена с выходами . первой группы дешифраторов 183, третья группа входов узла 185 индика- 15 ции соединена с единичными выходами группы триггеров 178, единичный выход каждого триггера 178 группы триггеров соединен также с вторым входом соответствующего элемента И 180 из группы этих элементов и с соответст— вующим входом из группы входов узла

186 звуковой сигнализации, вход 187 блока 3 вывода соединен с вторым входом Элемента ИЛИ 177, с группой вхо- дов неполного дешифратора 183 и с вторыми входами каждой группы зле— ментов И 181 из п групп этих элементов, группа входов каждого дешифра— тора 184 второй группы дешифраторов соединена с соответствующими входами из первой группы входов 188 блока

3 вывода, а единичный вход каждого триггера 178 группы триггеров соединен с соответствующим входом иэ вто- 35 рой группы входов 189 блока 3 вывода.

Интегрирующая вычислительная структура работает следующим образом.

После включения источника питания интегрирующей структуры генератор 26 40 тактовых импульсов блока 1 управления начинает выдавать тактирующие импульсы, которые поступают на управляющий вход сдвигающего регистра 36 и осуществляют сдвиг той случайной 45 информации, которая была записана в регистр 36 при включении источника питания, а так как на входы элемента

И 37 поступают сигналы с нулевых выходов четных разрядов сдвигающего 50 регистра 36 за исключением последнего разряда, то пока не произойдет обнуление регистра 36, на выходе элемента И 37 сигнал будет отсутствовать.

И лишь после обнуления регистра 36 5Б на выходе элемента И 37 появляется сигнал, который поступает на информационный вход сдвигающего регистра 36

16 и в первый разряд этого регистра записывается единица.

В следующем такте подачей тактирующих сигналов с выхода генератора .

26 эта единица сдвигается во второй разряд регистра 36, а в первый раз- ряд записывается новая единица. Сигналы с единичных выходов регистра 36 поступают на входы группы элементов

И 35, состоящей из двухвходовых элементов И, на входы которых поступают сигналы с единичных выходов соседних разрядов регистра 36, а на выходах образуются распределенные временные импульсы, причем при записи еди— ницы но второй разряд регистра 36 на одном из входов элемента И 37 появляется нулевой сигнал, который закрывает этот элемент и прохождение сигнала на информационный вход регистра

36 прекращается. Записанный в регистр 36 сигнал, представляющий собой две единицы в соседних разрядах, сдвигается до последнего разряда и производит выработку распределенных временных импульсов. После того, как записанный в регистр 36 сигнал сдвинется в последние два разряда, элемент И 37 открывается и в следующем такте в первый разряд регистра 36 записывается новая единица, а единица из предпоследнего разряда записывается в последний и на выходе соответствующего элемента

И группы этих элементов 35, входы которого подключены к единичным входам последнего и первого разрядов регистра 36, появляется последний временной импульс, а в следующем такте единицы записываются уже в первый и второй разряды регистра 36 и выработка распределенных временных импульсов начинается заново уже в новом цикле. Распределенные временные импульсы с выходов группы элементов И 35 распределителя 30 поступают в каждом цикле в узел 29 на единичные и нулевые входы триггеров и производят выработку управляющих потенциалов требуемой длительности, которые с выходов узла 29 триггеров также, как и распределенные временные импульсы с выходов группы элемен тов И 35 распределителя 30, поступают в соответствующие блоки интегрирующей вычислительной структуры для обеспечения организации выполнения различных режимов работы этих блоков.

1257672

Затем подачей сигнала с второго выхода пульта 23 управления 23 блока 1 производится установка ИВС в исходное состояние, причем подачей этого сигнала через выход 69 блока

1 в каждый решающий блок 2 на его вход 95 производится установка в исходное состояние узла 82 масштабирования, регистра 86 подынтегральной функции и регистра 93 остатка интеграла каждого решающего блока 2, подачей же этого сигнала с второго выхода пульта 23 через выход 74 бло— ка 1 сброс производится установка в исходное состояние блока 11 памяти, подачей этого сигнала с второго выхода пульта 23 через выход 75 блока

1 на вход 149 блоков 12 образования приращений устанавливаются в исходное состояние регистры 116 и 131, подачей этого сигнала через выход 72 блока 1 устанавливается в нулевое состояние счетчик 9 текущего времени, а подачей этого сигнала через выход 70 блока 1 на вход 187 блока

3 вывода устанавливаются в нулевое состояние. триггеры 178 группы и триггеры 182 п групп этих триггеров. Кроме того, сигнал с второго выхода пульта 23, пройдя через элемент ИЛИ

41, устанавливает в исходное сосгояние триггер 38, пройдя через элемент

ИЛИ 45, устанавливает в нулевое состояние триггер 42, пройдя через элемент И 47, устанавливает в нулевое 35 состояние триггер 49, пройдя через элемент ИЛИ 55, устанавливает в нулевое состояние триггер 52, пройдя через элемент ИЛИ 56, устанавливает в нулевое состояние триггер 57, прой-4б дя через элемент ИЛИ 64, устанавливает в нулевое состояние триггер 61, пройдя через элемент ИЛИ 68, устанавливает в нулевое состояние триггер

65, а также сигнал с второго выхода пульта 23, устанавливает в нулевое состояние триггер 46 и счетчики 27 и 28. Обнуление триггеров 122, 139, 141 и 144 блока 12 осуществляется временными импульсами, вырабатывае- О мыми распределителем 30 сразу после включения источника питания ИВС.

Затем на пульте 23 управления нажимается клавиша, определяющая программу коммутации выбираемой задачи 55 и соответствующий сигнал через соот-ветствующий выход из группы выходов

76 блока 1 поступает в блок 4 коммутации на соответствующий вход из группы входов l56, в блок 13 коммутации — на соответствующий вход иэ группы входов 163, в блоки 14- 18 коммутации — на соответствующий в