Дельта-модулятор

Дельта-модулятор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике. Его применение в устройствах цифровой обработки случайных стационарных процессов позволяет повысить надежность функционирования устройства и достоверность преобразования информации. Дельта-модулятор содержит генератор тактовых импульсов, компаратор, блок управления, реверсивный счетчик, преобразователь код-напряжение, D-триггер, первый элемент ИЛИ, элемент И и элемент задержки. Благодаря введению RST-триггера, двух формирователей переднего фронта, элемента ЗАПРЕТ и второго элемента ИЛИ дельтамодулятор при воздействии на него сигнала, выходящего за пределы динамического диапазона, формирует сигнал, соответствующий этим пределам, т.е. осуществляеэт цифровое ограничение кратковременных выбросов входного сигнала 1 з.п. ф-лы, 3 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg 4 H 03 М 3/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

В"

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ! р»»

J (21) 3889497/24-24 (22) 25.03.85 (46) 15.09.86. Б ол. У 34 (72) И,В.Кедровский, В.А.Погрибной, И.В.Рожанковский и А.В.Тимченко (53) 621.376.56(088 ° 8) (56) Авторское свидетельство СССР

Ф 641648, кл. Н 03 К 13/22, 07.02.77, Авторское свидетельство СССР

У 953725, кл. Н 03 К 13/22,07.01.81. (54) ДЕЛЬТА-МОДУЛЯТОР (57) Изобретение относится к автоматике и вычислительной технике. Его применение в устройствах цифровой обработки случайных стационарных процессов позволяет повысить надежность функционирования устройства и достоверность преобразования информации, Дельта-модулятор содержит генератор тактовых импульсов, компаратор, блок управления, реверсивный счетчик, преобразователь код-напряжение, D-триггер, первый элемент ИЛИ, элемент И и элемент задержки. Благодаря введению RST-триггера, двух формирователей переднего фронта, элемента ЗАПРЕТ и второго элемента ИЛИ дельтамодулятор при воздействии на него сигнала, выходящего за пределы динамического диапазона, формирует сигнал, соответствующий этим пределам, т.е. осуществляет цифровое ограничение кратковременных выбросов входного сигнала 1 s.ï. ф-лы, 3 ил.

1257849 " 1

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах цифровой обработки случайных стационарных процессов в качестве модулятора для цифровых фильтров и корреляторов.

Цель изобретения — повышение надежности функционирования и достоверности преобразования.

На фиг. 1 представлена функциональная схема дельта-модулятора на фиг. 2 — блок управления; на фиг.3временные диаграммы работы устройства.

Дельта-модулятор содержит генератор 1 тактовых импульсов, компаратор 2, реверсивный счетчик 3, блок

4 управления, преобразователь 5 коднапряжение, первый элемент 6 ИЛИ, первый и второй формирователи 7 и. 8 переднего фронта, элемент 9 ЗАПРЕ%, элемент 10 И, RST-триггер 11, элемент 12 задержки, второй элемент

13 HIIH u D-триггер 14, Блок 4 управления (фиг. 2) выполнен на элементе 15 НЕ, элементе

16 ИЛИ-HI"., элементе 17 И и первом. и втором элементах 18 и 19 ЗАПРЕТ.

Дельта-модулятор работает следующим ббразом.

Пусть в интервале времени (О,t 1 (фиг. 3) происходит слежение аппроксимирующего напряжения дельта-модулятора (U ) за входным сигналом U Ä, величина которого не выходит за ийтервал (0, U„ ). Реверсивный счетчик

3 в этом случае заполнен до соответствующего значения, ввиду чего на первом и втором выходах блока 4 управления, фиксирующего крайние состояния реверсивного счетчика 3 (максимальное и минимальное),и на выходе элемента 6 ИЛИ сигнал отсутствует, т.е. сигнал U на выходе элемента 9 ЗАПРЕТ соответствует выходному сигналу U2 компаратора 2. На выходе элемента 10 И сигнал также отсутствует, т,е. на D-вход 9-триггера 14 подается выходной сигнал U компаратора 2.Предположим,что в первом такте (момент времени 4, на Фиг. 3) после прихода первого тактового импульса

11, от генератора 1 сигнал обратной связи U< меньше входного U „, т.е сигнал U на выходе компаратора 2 разрешает прохождение импульсов Ug через блок 4 управления с его четвер10

20

I.. вследствие чего D-триггер 14 в момент времени t=t + запоминает сиг-! нал Ц, значение которого равно значению сигнала I 2 в момент t, т.е. блок 14 выполняет Функцию фиксирующей цепи нулевого порядка.

Аналогично работа дельта-модулятора происходит в интервале времени (й2, t ). Сигнал U, формируется с

30 п6мощью U,> и соответствует значениям прироста аппроксимирующего напряжения U>, причем при монотонном нарастании входного сигнала UzÄна выходе дельта-модулятора формируется

З5 последовательность, содержащая больше единиц, чем нулей. При монотонб ном спаде 08,, это соотношение меняется на обратное, а в области, где крутизна входного сигнала UzÄ

40 близка к нулю, "исло единиц и нулей в последовательности U на выходе дельта-модулятора примерно одинаково.

В случае наступления равенства

45 значений US„=Uö, которое произойдет в некоторый момент времени tp, выходные импульсы U. блока 1 через блок 4 управления полностью заполняют счетчик 3, в результате чего блок 5 вырабатывает максимальную величину напряжения U обратной связи, а на первом выходе блока 4 .управления появляется импульс Цп.

Передний фронт последнего через фор мирователь 7 переднего фронта устанавливает RST-триггер 11 в единичное состояние спустя время, определяемое задержкой времени срабатыватого выхода на вход слежения реверсивного счетчика 3. При этом величина аппроксимирующего напряжения U блока 5 увеличится на единицу дискретности и примет значение, лежащее в интервале (11,(t,), U „(t )+Ь), причем случай u,(,) > U,„„(t,) приведет к срабатыванию компаратора 2. Выходной импульс блока 2 появится на выходе элемента 13 ИЛИ после прихода соответствующего тактового импульса U лишь спустя время задержки,, определяемое временем срабатывания блоков 4, 3, 5, 2, 9 и 13. Элемент 12 необходим для согласования быстродействия блоков 5, 2, 4 и 6 и задерживает тактовые импульсы U на время

2 ) . (1) 1257849 ния блоков 3 и 4, Этот же импульс

U через элемент 6 ИЛИ одновременно . запрещает прохождение импульсов компаратора 2 через элемент 9 ЗАПРЕТ и .разрешает прохождение импульсов Uö, через элемент 10 И и 13 ИЛИ на Dвход D-триггера 14. Импульс U выработанный блоком 1 в момент, задержанный элементом 12, воздействует на синхронизирующий вход D-триггера 14, в результате чего на выходе последнего спустя время задержки определенное задержкой срабатывания блоков 3, 4, 6, 10 и 13, появится соответствующий импульс ("1" 15 выходного унитарного кода1. До появления импульса 1, RST-триггер 11 работает в счетном режиме, изменяя после прихода каждого тактового импульса П„ свое состояние на противоположное. Таким образом, за счет ус тановки RST-триггера 11 в единичное состояние (в рассматриваемом случае) не допускается случайный сбой в выходном коде из-за неправильного фаэирования выходных импульсов U

RST-триггера 11, Величины задержек выбираются из условия (2)

C ) С

7 при выполнении которого в момент времени t=t> +7.< может быть реализована запись в D-триггер 14 состояния КЯТтриггера 11. 35

Когда значение U „превьппает U в некоторый момент времени t импульс

U< блока 1, воздействуя на Т-вход

RST-триггера 11, изменит состояние последнего на нулевое. Импульс П; не 40 изменит состояния реверсивного счетчика 3, так как блок 4 управления блокирует прохождение этих импульсов на вход сложения реверсивного счетчика 3 при полном era заполнении.4s

В момент времени t-= + в 0-триггере 14 запоминают значение сигнала т.е. при превышении входным сигналом U „ номинального значения Uq для данного преобразователя 5 коднапряжение выходной сигнал U 4 блока

14 будет повторять через время за. держки ь сигнал U< блока 11. При этом дельта-модулятор работает устойчиво, на его выходе при выполнении условия U<„>U4 формируется код — чередующаяся последовательность единиц и нулей, соответствующая значению U .

Работа устройства при последующем уменьшении входного сигнала 11,с

+с, к появлению на выходе компаратора 2 положительного. потенциала, До момента времени t=t + ь величина U примеч нулевое значение, разрешая прохождение импульсов 11 через элемент 9 ЗАПРЕТ и запрещая прохождение и пульсов Ug через элемент 10 И. Поэтсму в момент времени t=t„ + 7с на 0-вход блока 14 поступает сигнал U,, сост":.етствующий сигналу П компаратора ." в момент t=t, Благодаря этому иа выходе устойчиво работающего дельта-модулятора (как и в предыдущем случае) появится коц, соответствующий величине входного сигнала, При изменении полярности входно-. о сигнала U, 0 работа дельта-модулятора происходит следующим образом.

В некоторый момент в..гмени с,4

{допустим, что изменение полярности

U>zпроисходит в момент времени t

Я (t 4, С, ) ), появится импульс U на втором выходе блока 4 управления, фиксирующего полное обнуление счетчика 3. Этот импульс через формирователь 8 переднего фронта устанавливает RST-триггер 11 в нулевое состояние (независимо от егс предыдущего состояния) и через элемент

6 ИЛИ запрещает прохождение импульсов U через элемент 9 ЗАПРЕТ. Одновременно блок 4 управления блокирует прохождение импульсов U на вход вычитания реверсивного счетчика

3, благодаря чему в работе дельта-.. модулятора также не наблюдается сбоев.

Вслед за увеличением значения

С „ выше нулевого уровня дельта-модулятор переходит в сбычньгй режим б работы, В этом случае величина, определяется задержкой времени срабатывания блоков 4, 3, 5, 2, 9 и 13 и равна величине, в предыдущем слу. чае, Величина z определяется заS 12 держкой времени срабатывания блоков

3 4, б, 10 и 13 и соответствует величине С в предыдущем случае.

Условия (l) и (2) легко осущест" вимы в реальном устройстве, так как задержка времени срабатывания аналоговых блоков 2 и 5 обычно больше задержки времени срабатывания цифровых блоков.

Дельта-модулятор в промежутки времени С8-г., t, -t,> блокирует выход компаратора и одновременно формирует чередующуюся из единиц и нулей импульсную последовательность, что соответствует ограничению входного сигнала U „ на уровне 0н (или О). Таким образом, выходной дельта-код устройства вне зоны ограничения всег

pа соответствует входному сигналу независимо от того, сколько раз и на какую длительность Uö„ превышает

Uä (или нике 0), Формула изобретения

57849

10

Ь блока управления н подключен к выходу компаратора, вход первого формирователя переднего фронта.объединен с первым входом первого элемента ИЛИ, вход второго формирователя переднего фронта. объединен с вторым входом первого элемента ИЛИ и подключен к второму выходу блока управления, третий и четвертый выходы которого соединены с входами соответственно вычитания и сложения реверсивного счетчика, выходы формирователей переднего фронта подключены к соответствующим установочным входам RST-триггера, счетный вход которого объеди.нен с входом элемента задержки и тактовым входом блока управления, а выход соединен с первым входом элемента И, второй вход которого объединен с запрещающим входом элемента ЗАПРЕТ и подключен к выходу первого элемента ИЛИ, выходы элементов И и ЗАПРЕТ соединены с входами второго элемента ИЛИ, выход которого подключен к информационному вхо30

1, Дельта-модулятор, содержащий компаратор, блок управления, реверсивный счетчик, преобразователь, код-напряжение, генератор тактовых импульсов, первый элемент ИЛИ, элемент И и g-триггер, выход которого является выходом устройства, выход генератора тактовых импульсов соединен с тактовым входом блока управления, первый выход которого соединен с первым входом первого элемента ИЛИ, информационные входы блока управления объединены с соответствующими входами преобразователя код-напряжение и подключены к соответствующим выходам реверсивного счетчика, первый вход компаратора является входом устройства, второй вход компаратора соединен с выходом преобразователя код-напряжение, о т л и ч аю шийся тем, что, с целью повышения функциональной надежности и достоверности преобразования, в него введены два формирователя переднего фронта, RST-триггер, элемент задержки, второй элемент ИЛИ и элемент ЗАПРЕТ, разрешающий вход которого объединен с управляющим входом ду D-триггера, синхронизирующий вход которого соединен с выходом элемента задержки.

Дельта-модулятор по п. 1, отличающий с я тем, что блок управления выполнен на элементе НЕ, элементе ИЛИ-НЕ, элементе

И и двух элементах ЗАПРЕТ, первые разрешающие входы которых объединены и подключены к тактовому входу блока управления, второй разрешающий вход первого, элемента ЗАПРЕТ объединен с входом элемента НЕ и подключен к управляющему входу блока

;управления, выход элемента НЕ соединен с вторым разрешающим входом второго элемента ЗАПРЕТ, соответствующие входы элементов ИЛИ-НЕ и И объединены и подключены к соответствующим информацйонным входам блока управления, выходы элементов И и

ИЛИ-HF. являются соответственно первым и вторым выходами блока управления и подключены к запрещающим входам соответственно второго и IIBpBo»

ro элементов ЗАПРЕТ, выходы которых являются соответственно третьим и четвертым выходами блока управления.

1757849

Фс

ДЬЕМ.2

1257849

Составитель О.Ревинский

Техред И.Верес

Корректор М,Максимншинец

Редактор М.Петрова

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб °, д. 4/5

Заказ 5041/58

Производственно- полиграфическое предприятие, г. Ужгород, ул. Проектная, 4