Многофункциональное арифметико-логическое устройство

Многофункциональное арифметико-логическое устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и устройствах, работающих как в традиционной двоичной системе сч-исления, так и в знакоразрядной избыточной системе счисления с числами -Г, О, ll Целью изобретения является расширение области применения за счет возможности обработки операндов как при двоичном , так и знакоразрядном кодировании . Сущность изобретения заключается в том, что в устройство, содержащее логические модули первого, второго, третьего и четвертого разрядов, блоки переносов первого, второго, третьего и четвертого разрядов, блок ускорения переноса, пять элементов НЕ, два элемента И и четыре элемента ИЛИ, дополнительно вводятся элемент ИЛИ, элемент НЕ, четыре элемента И и элемент .И-НЕ, а также по семь элементов И в каждый модуль четных разрядов и по пять элементов И в каждый модуль нечетных разрядов с -соответствующими связями. 3 ил. с & (Л С

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5g 4 С 06 F 7/38

Р с l

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ф е0

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3882076/24-24 (22) 08.04.85 (46) 23,09.86. Бюл. У 35 (71) Институт проблем моделирования в энергетике АН УССР (72) В.В.Аристов и Н.Н,Можчиль (53) 681.325(088.8) (56) Авторское свидетельство СССР

N -648979, кл,,С 06 F 7/38, 1976.

Авторское свидетельство СССР

У 1100618, кл. G 06 F 7/38, 1982.

Электронная промьппленность, 1979, вып. 5 (77), с. 17-18. (54) МНОГОФУНКЦИОНАЛЬНОЕ АРИФМЕТИКОЛОГИЧЕСКОЕ УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и устройствах, работающих как в традиционной двоичной системе счисления, ÄSUÄÄ 1259247 А 1 так и в энакоразрядной избыточной системе"счисления с числами (-1, О, ф, Целью изобретения является расширение области применения за счет возможности обработки операндов как при двоичном, так и знакоразрядном кодировании. Сущность изобретения заключается в том, что в устройство, содержащее логические модули первого, второго, третьего и четвертого разрядов, блоки переносов первого, второго, третьего и четвертого разрядов, блок ускорения переноса, пять элементов НЕ, два элемента И и четыре элемента ИЛИ, дополнительно вводятся элемент KIH элемент НЕ, четыре элемента И и элемент . И-НЕ, а также по семь элементов И в каждый модуль четных разрядов и по пять элементов И в каждый модуль нечетных разрядов с соответствующими связями. 3 ил.

1259247

Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных машинах и устройствах, выполняющих математические операции над числами как в 5 традиционной неизбыточной двоичной системе счисления, так и в избыточной знакоразрядной системе счисления с. цифрами (-1, О, 1) .

Целью изобретения является расширение области применения за счет обеспечения возможности обработки операндов как при двоичном, так и знакоразрядном кодировании.

На фиг.1 изображена блок схема многофункционального арифметико-логического устройства; на фиг.2 — блоксхема логического модуля нечетного разряда многофункционального арифметико.-логического устройства на

20 фиг.3 — блок-схема логического модуля четного разряда многофункционального арифметико-логического устройства.

Многофункциональное арифметикологическое устройство (фиг.1) содержит два логических модуля 1 нечетных разрядов (первого 1,1 и третьего 1.2)

1.2), два логических модуля 2 четных разрядов (второго 2.1 и четвертого

2.2), блоки 3 — 6 переносов первого, второго, третьего и четвертого разрядов, блок 7 ускорения переноса, шесть элементов И 8 — 13, пять элементов

ИЛИ 14 — 18, шесть элементов НЕ 19 - M

24, элемент И-НЕ 25, вход 26 задания режима работы устройства, входы 27-30 вида операции устройства, управляющую шину 31 устройства, разряды 32-35 входа первого операнда устройства, 40 разряды 36-39 входа второго операнда устройства, информационную шину 40 устройства, вход 41 переноса устройства, разряды 42-45 выхода результата устройства, выход 46 результата срав- 45 нения устройства, выход. 47 сигнала образования переноса устройства., выход 48 переноса устройства и выход

49 сигнала распространения переноса устройства. 50

Логический модуль 1 нечетного разряда (фиг.2) содержит тринадцать элементов И 50-62, и три элемента ИЛИ

63-65.

Логический модуль 2 четного разря- 55 да (фиг.3) содержит пятнадцать элементов И 66-80 и три элемента ИЛИ

81-83.

Многофункциональное арифметикологическое устройство является комбинационным и выполняет логические операции и операции неизбыточной двоичной арифметики над четырехразрядными двоичными операндами, а также операции двоичной арифметики над двумя двухразрядными операндами в избыточной знакоразрядной системе с цифрами -1, О, 1).

Работа устройства при выполнении логических операций заключается в подаче логической единицы на вход 26 задания режима работы.(М-1), задании кода выполняемой операции сигналами

V î, V,, V> H Чз соответственно на входах 27 — 30 устройства, разрядов

А,, А, А и А4 сооответственно на входах 32 - 35 первого операнда устройства, В, В, В- и В соответст-с венно на входах 36 — 39 второго операнда устройства и снятии результатов логической обработки одноименньФ разрядов операндов соответственно на первом, втором, третьем и четвертом выходах 42 — 45 после окончания переходных процессов.

Работа устройства при выполнении операций неизбыточной арифметики заключается в подаче нулевого потенциала на вход 26 выбора режима (М = О), задании кода выполняемой операции

Ч,, V, Ч и Ч соответственно на входах 27 — 30 устройства, разрядов

А, А, А и А соответственно навходах 32 — 35 первого операнда устройства, В,, Вд, В> и В соответственно на входах 36 вЂ, 39 второго операнда устройства, переноса G с предыдущего разряда на входе 41 переноса и снятии результатов операции на выходах устройства после окончания переходных процессов, причем на выходах 42 — 45 устройства формируются непосредственно соответствующие разряды Р, F>, Р и F . .результата операции над двумя четйрехразрядными словами, на выходе

46 — результат сравнения чисел А и В (Е = 1, когда А = В), на выходе 47— сигнал образования переноса G на выходе 48 устройства — выходной перенос устройства С4, на выходе 49 устройства — сигнал распространения перено" са р

Работа устройства при выполнении арифметических операций в избыточной знакораэрядной системе с цифрами

1 -1, О, 1) заключается в подаче лоО

F A

F Av8

Р=ХКВ

0 Р А+С

0 Р= АчВ+ С

0 Р АчВ+С.0

"0

Р =А+О

0 F=AчВ+С

0 F -1+С

0 Р -1+С

0 F=A+ (AAB) +C

F = лог. "0"

F А+

F A AB,0 Р А+ (AAB) + С

-" 0

=A-В

+ С Р

0 F = (AVB) + (А ЛВ) 0 F (AVB) + (А ЛВ) +С F A-В+1

0 Р *А-В-1.+С

F A+ B

F Ah; В

F AvB

0 F (А Л В) — 1 + С

1 F А + (А Л В) + С

1 Р = A + (А л В) + С

F A+ B

F A+B

F А+ В+ 1

F А+ В+С

1 F A+B+C

О.

3 1259 гической единицы на вход 26 задайия режима работы устройства (М = 1), логического нуля на выход 46 устройст-, ва, который является двунаправленным (элемент КПИ 14 имеет выход с откры- 5 тым коллектором), задании кода выполняемой операции.V,, V и V; соответственно на входах 28 — 30 устройства, положительных значений первого

Ф +

А и второго А разрядов первого one- 0

1 2 ранда А соответственно на входах 36 и 38, отрицательных значений первого

А„, и второго А разрядов первого операнда А на входах 32 и 34 устройства, положительных значений первого

+. Ф

В„и второго В разрядов второго опе- ранда В соответственно на входах 33 и 35 устройства, отрицательных значе-., ний первого В, и второго В разрядов

247 4 второго операнда В соответственно на входах 37 и 39 устройства, положительного входного переноса Р „ на входе 27 устройства и снятии после окончания переходных процессов на выходе 42 устройства положительного

+ первого разряда результата Я, ка выходе 43 устройства отрицательного . второго разряда результата S, на вы;.ходе 44 устройства положительного второго разряда S результата, на выходе 45 устройства отрицательного третьего разряда S результата и выз

Ф ходкого положительного персноса P „„ на восходе 49 устройства.

Операции, выполняемые многофункциональным арифметико-логическим устройством, приводятся в таблице.

1259247

Продолжение таблицы

1 F = (А v В) + (А.,У В) + С F = В

1 F = (А h, В) 1 + С

F=A IIB

F =А+А+С

Р =- лог. "1"

1 F = (А v В) + А + С

F -- A v B

+ А+ С

1F=(AvB) F--AvB,0

1F=A-1+С

Ф

Арифметические операции в знакоразрядной системе (Е = О) .

Логические модули первого 1.1 второго 2 ° 1, третьего 1.2 и четвертого 2;2 разрядов формируют результат вычислений по двухуровневой логической схеме. В результате работы первого уровня элементов И-ИЛИ формиру25 ются сигналы промежуточных сумм и пе- реносов. Переносы поступают в блоки переносов, где формируются реальные переносы, поступающие в логические модули, где на логике второго уровня элементов И-ИЛИ формируется результат. Блок 7 ускорения переноса по значениям промежуточных величин формирует сигналы образования и распространения переноса на выходах 47 и 35

48 устройства, Сигнал образования переноса и сигнал распространения переноса необходимы для операций неизбыточной арифметики при использовании устройства совместно с блоком ускоренного переноса.

Формула изобретения

Многофункциональное арифметика- 45 логическое устройство, содержащее логические модули первого, второго, третьего и четвертого разрядов, блоки переносов первого, второго, третьего и четвертого разрядов, блок ускорения о переноса, два элемента И, четыре элемента ИЛИ, пять элементов НЕ, каждый логический модуль содержит восемь элементов И и три элемента ИЛИ, причем в устройстве вход первого элемен- 5 та НЕ соединен с входом задания режима работы устройства, первый, второй, третий и четвертый входы вида операции которого соединены соответственно с первыми входами первого, второго, третьего и четвертого элементов

И логических модулей первого, второго, третьего и четвертого разрядов, первые входы первых элементов ИЛИ которых являются соответствующими разрядами входа первого операнда устройства, разряды входа второго операнда которого соединены с вторыми входами первых элементов И логического модуля соответствующего разряда, выходы второго, третьего, четвертого и пятого элементов НЕ соединены соответственно с вторыми входами вторых элементов И логических модулей первого, второго, третьего и четвертого разрядов, входы разрядов второго операнда устройства соединены соответственно с входами второго, третьего, четвертого и пятого элементов НЕ, входы блока ускорения переноса соединены соответственно с входом переноса устройства и с инверсными выходами второго и первого элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов, инверсные выходы третьих элементов ИЛИ которых являются соответствующими разрядами выхода результата устройства и соединены с соответствующими входами первого элемента И, выход которого соединен с первым входом первого эле.мента ИЛИ, прямой выход которого является выходом результата сравнения устройства, выходы сигнала образова" ния переноса и переноса которого соединены соответственно с первым и вторым выходами блока ускорения перено7 125 са, инверсные выходы вторых элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов соединены с соответствующими входами второго элемента И, выход ко- торого соединен с первым входом второго элемента ИЛИ,tинверсный выход которого является выходом сигнала распространения переноса устройства, первые входы пятого и шестого элемен- тов И логического модуля первого разряда соединены соответственно с пр»мым и инверсным выходами третьего элемента ИЛИ, первые входы пятого и шестого элементов И логического моду15 ля третьего разряда. соединены соответственно с прямым и инверсным выходами четвертого элемента ИЛИ, первые входы третьего и четвертого элементов ИЛИ соединены соответственно с выходами блоков переносов первого и третьего разрядов, первые входы пятого и шестого элементов И логического модуля второго разряда соединены соответственно с прямым и инверсным выходом блока переносов второго разряда, первые входы пятого и шестого элементов И логического модуля четвертого разряда соединены соответственно с прямым и инверсным выходами ЗО блока переноса четвертого разряда, первый и второй входы блоков переносов первого, второго, третьего и четвертого разрядов соединены с выходом первого элемента НЕ и с входом пере- 35 носа устройства, третий и четвертый входы блока переноса первого, второ=.. го, третьего и четвертого разрядов соединены соответственно с инверсными выходами второго и первого элементов 40

ИЛИ логического модуля соответствующего разряда, причем в каждом логическом модуле первый вход первого элемента ИЛИ соединен с вторыми входами третьего и четвертого элементов И, 45 второй вход первого элемента И соединен с третьим входом четвертого элемента И, второй вход второго элемента И соединен с третьим входам третьего элемента И, выходы первого и 50 второго элементов И соединены соответственно с вторым и третьим входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с первым и вторыгг55 входами. второго элемента ИЛИ, инверсный выход которого соединен с вторыми входами пятого и шестого элемен92ч7 тов И, инверсный выход первого элемента ИЛИ соединен с третьим входом пятого и с первым входом седьмого элементов И, прямой выход первого элемента ИЛИ соединен с первым входом восьмого и третьим входом шестого элементов И, прямой выход второго элемента ИЛИ соединен с вторыми входами седьмого и восьмого элементов

И, первые входы пятого и шестого элементов И соединены соответственно с третьими входами восьмого и седьмого элементов И, выходы пятого, шестого седьмого и восьмого элементов И соединены соответственно с первым, вторым, третьим, и четвертым входами третьего элемента ИЛИ, о т л и ч аю щ е е с я тем,.что, с целью расширения области применения за счет обеспечения возможности обработки операндов как при двоичном, так и знакоразрядном кодировании, оно содержит пятый элемент ИЛИ, шестой элемент НЕ, третий, четвертый, пятый и шестой элементы И и элемент И-HF, каждый логический модуль нечетньгх разрядов дополнительно содержит девятый, десятый, одиннадцатый, двенадцатый, тринадцатый элементы И, а каждый логический модуль четных разрядов дополнительно содержит девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый элементы И, причем в устройстве первый вход пятого элемента ИЛИ соединен с вторым входом вида операции устройства, прямой выход первого элемента

ИЛИ через шестой элемент НЕ соединен с первыми входами третьего элемента

И и элемента И вЂ” НЕ, вторые входы которых соединены с вторым входом первого элемента ИЛИ и входом задания режима работы устройства, выход элемента И-НЕ соединен с пятым входом второго элемента И, с вторым входом

,пятого элемента ИЛИ и с третьими вхо1 дами первых элементов И логических модулей первого, второго, третьего и четвертого разрядов, первые входы девятьгх элементов И которьгх соединены с первыми входами четвертого, пятого и шестого элементов И и с выходом третьего элемента И, вторые входы четвертого и пятого элементов И соединень: соответственно с прямыми выходами вторых элементов ИЛИ логических модулей второго и четвертого разрядов, выход четвертого элемента И вЂ” с

1259247 вторым входом четвертого элемента

ИЛИ, выход пятого элемента И вЂ” с вторым входом второго элемента ИЛИ, второй вход третьего элемента ИЛИ вЂ” с,„ выходом шестого элемента И, второй 5 вход которого соединен с первым входом вида операции устройства, инверсный выход пятого элемента ИЛИ соедиI нен с первыми входами десятых элементов И логических модулей первого и третьего разрядов, первые входы одиннадцатых элементов И которых соединены соответственно с первыми входами первых элементов ИЛИ логических модулей второго и четвертого разрядов, вторые входы десятых элементов И логических модулей первого и третьего разрядов — соответственно с вторыми входами первых элементов И логических модулей второго и четвертого разря- 0 дов, вторые входй одиннадцатых элементов И логических модулей первого и третьего разрядов — соответственно с вторыми входами вторых элементов И "логических модулей второго и четвертого разрядов, третьи входы десятых элементов И логических модулей первого и третьего разрядов — соответственно с инверсными выходами первых элементов ИЛИ логических модулей вто-30 рого и четвертого разрядов соответственно, вторые входы девятых элементов И логических модулей второго и четвертого разрядов соединены соответственно с вторыми входами вторых элементов И логических модулей первого и третьего разрядов, первые входы ,тринадцатых элементов И логических модулей второго и четвертого разрядов — соответственно с прямыми выхо- о дами вторых элементов ИЛИ логических модулей первого и третьего разрядов, вторые входы тринадцатых элементов И логических модулей второго и четвертого разрядов - соответственно с пер-<> выми входами пятых элементов И логических модулей первого и третьего разрядов, первые входы четырнадцатых элементов И логических модулей второго и четвертого разрядов — с инверс- 5п ными выходами первых элементов ИЛИ логических модулей первого и третьего ,разрядов соответственно, причем в каждом логическом модуле нечетных разрядов третьи входы первого и вто-,5 рого элементов И соединены с четвертыми входами третьего и четвертого элементов И, первый вход девятого элемента И вЂ” с первыми входами две надцатого и тринадцатого элементов И, первый вход десятого элемента И вЂ” с третьим входом одиннадцатого элемента И, первый вход которого соединен с вторым входом двенадцатого элемента И,. второй вход десятого элемента

И вЂ” с третьим входом двенадцатого элемента И, второй вход одиннадцатого элемента И вЂ” с вторым входом тринадцатого элемента И, третий вход десятого элемента И вЂ” с третьим входом тринадцатого элемента И, четвертые входы десятого и одиннадцатого элементов И соединены с вторым входом первого элемента И, второй вход второго элемента И соедийен с вторым входом девятого и четвертыми входами двенадцатого и тринадцатого элементов И, выходы девятого, десятого, одиннацатого, двенадцатого и тринадцатого элементов И соединены соответственно с третьим, четвертым, пятым, шестым и седьмым входами второго элемента ИЛИ, причем в каждом логическом модуле четного разряда третий вход первого элемента И соединен с третьим входом второго элемента И и с четвертыми входами четвертого, пятого, шестого, седьмого и восьмого элементов И, первый вход девятого элемента И вЂ” с первыми входами десятого, одиннадцатого, двенадцатого, пятнадцатого элементов И, с вторым входом четырнадцатого элемента И и с третьим входом тринадцатого элемента

И, второй вход девятого элемента И— с вторыми входами десятого и одиннадцатого элементов И, первый вход тринадцатого элемента И - с вторым входом пятнадцатого элемента И, второй вход тринадцатого элемента И - с третьим входом четырнадцатого элемента

И, первый вход четырнадцатого элемента И - с третьим входом пятнадцатого элемента И, инверсный выход первого элемента ИЛИ: — с третьим входом десятого и вторым входом двенадцатого элементов И, третий вход одиннадцатого элемента И вЂ” с первым входом первого элемента ИЛИ, третий .вход двенадцатого элемента И вЂ” с первым входом четвертого элемента И, четвертые вхо- ды одиннадцатого и двенадцатого элементов И соединены с вторым входом первого элемента И, четвертый вход десятого элемента И вЂ” с вторым входом второго элемента И, выходы девятого, 12

11

1259247 ресятого, одиннадцатого и двенадцато\ го элементов И соединены соответственно с третьим, четвертым, пятым и шестым входами второго элемента ИЛИ, выходы тринадцатого, четырнадцатого и пятнадцатого элементов И вЂ” с пятым, шестым и седьмым вхопами третьего элемента ИЛИ соответственно, третий вход девятого элемента И логического; модуля каждого из разрядов соединен

5 с первым входом второго элемента И . этого же разряда.

1259247 пю ьп) ЮЧ (22

32j т.о) Редактор О.Юрковецкая

Корректор E.Рошко

Заказ 5122/46

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 у,юу ам) авиа) (м) (P„2) игЗ

Составитель А.Клюев

Техред И.Попович

Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

M)

1.У) ,)ч)