Устройство для вычисления модуля комплексного числа

Устройство для вычисления модуля комплексного числа

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть применено в специализированных цифровых вычислителях для вычисления модели комплексного числа. Цель изобретения - повышение вычисления модуля комплексного числа за счет нормализации аргументов комплексного числа. Устройство для вычисления модуля комплексного числа содержит первый 1 и второй 2 входные регистры сдвига, первый 3 и второй 4 блоки памяти модуля и угла нормализованных аргументов , синусный преобразователь 5, вычитатель 6, сумматор 7, умножитель 8, выходной регистр 9 сдвига, элемент ИЛИ-НЕ 10, первый элемент И 11, второй элемент И 12, счетчик 13 элемент 14 задержки, входы 15 действительной и 16 мнимой составляющих комплексного числа, тактовый вход 17, выход 18 результата. 1 ил. с е (Л с ivd ел Ф 1С ел о

дбР y G 06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3882052/24-24 (22) 08.04.85 (46) 23.09.86. Вюл. Р 35 (72) А.А. Мельник, Е.Я. Ваврук ,и И.Г, Цмоць (53) 681.325(088.8) (56) Авторское свидетельство СССР

В 997034, кл. G 06 F 7/552, 1983.

Авторское свидетельство СССР

Р 1101818) кл. G 06 F 7/552, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ МОДУЛЯ КОМПЛЕКСНОГО ЧИСЛА (57) Изобретение относится к вычислительной технике и может быть применено в специализированных цифровых вычислителях для вычисления модуля

„„SU „„ l 259259 А 1 комплексного числа. Цель изобретения — повышение вычисления модуля комплексного числа за счет нормализации аргументов комплексного числа, Устройство для вычисления модуля комплексного числа содержит первый 1 и второй 2 входные регистры сдвига, первый 3 и второй 4 блоки памяти модуля и угла нормализованных аргументов, синусный преобразователь 5, вычитатель 6, сумматор 7, умножитель

8, выходной регистр 9 сдвига, элемент ИЛИ-НЕ 10 первый элемент И 11, второй элемент И 12, счетчик 13 элемент 14 задержки, входы 15 действительной и 16 мнимой составляющих комплексного числа, тактовый вход

17, выход 18 результата, 1 ил.

1259259

Изобретение относится к вычислительной технике и может быть использовано в специализированных вычислителях при обработке чисел с плавающей точкой. 5

Целью изобретения является повышение точности вычислений за счет предварительной нормализации аргументов модуля комплексного числа.

На чертеже представлена функциональная схема устройства.

Устройство содержит первый 1 и второй 2 входные регистры сдвига, первый 3 и второй 4 блоки памяти модуля и угла нормализованных аргументов, синусный преобразователь 5, вычитатель 6, сумматор 7, умножитель

8, выходной регистр 9 сдвига, элемент ИЛИ-НЕ 10, первый элемент И 11, второй элемент И 12, счетчик 13, эле- 20 мент 14 задержки, входы 15 действительной и 16 мнимой составляющих комплексного числа, тактовый вход 17 и выход 18 результата, 25

Устройство работает следующим образом.

ВычиСление функции Z = Х 1-У где X и У вЂ” составляющие комплексного числа, осуществляется в устройстве на основе следующего соотноше30 ния:

2 2 -P 12 12 -Р

Z=X++Y ж2 Х -y =-2 (X, Y, 2 2

+ X +Y 1тт%)

2 (<)

p p где Х вЂ” X 2, Ч = У 2 — числа, образованные из Х и у путем их сдвига на Р разрядов, причем Р равно количеству сдвигов до появления единицы

40 в старшем разряде Х или Y,,т.е. до нормализации значения X или ) ,У, Х и Y — числа, образованные

1 1 2 соответственно старшими и младшими

\ I разрядами чисел )(, и У,, 2 45

1 — угол меящу векторами г„=УХ +у и тт=дтртт, раеиьй

2 2

y = ar t< y, /Х, — a.ct У, I X, 1

После записи во входные регистры 50

1 и 2 сдвига значений Х и У их первые разряды поступают на элемент

ИЛИ-НЕ 10. Если хотя бы в одном из старших разрядов чисел . X или У имеется единица, на выходе элемента 55

ИЛИ-НЕ 10 — ноль, который запрещает прохождение импульсов из синхровхода устройства через второй элемент И 12, Значения Х, У и X, у из нходиых 1 1 2 2 регистров 1 и 2 сдвига поступают»а входы блоков 3 и 4 памяти модуля и угла нормализованных аргументов, в которых заняты соответственно значения 72iy, arctq .1- и,/Х +y 2,0rctg —.

y х, х, 2

Значения углов с выходов блоков 3 и

4 памяти поступают на входы вычитателя 6, на котором находится угол в соответствии с формулой (2). Значение поступает »а вход синус»ого преобразователя 5, в котором "зашита" таблица S r,$ . Ha умножителе 8 производится умиожеиие Г +1Я е;1 и это

2 2 значение поступает на сумматор 7,где

СуММИруЕтСя СО З»аЧЕНИЕМЧ Х,еy2И За/ 2 писывается в выходной регистр 9 сдвига, а из него поступает на выход устройства.

Если в первых разрядах значений

X и у нули, то элемент ИЛИ-НЕ 10 вырабатывает сигнал "1", который разрешает прохождение импульсов из синхровхода устройства через второй элемент И 12 на тактовые входы входных регистров 1 и 2 сдвига, и с каждым импульсом н этих регистрах производится сдвиг на один разряд влево до появления единицы в одном из первых разрядов входных регистров 1 и 2 сдвига. Количество сдвигов подсчитывается в счетчике 13. Как только в одном из первых разрядов регистров 1 и 2 появляется единица, элемент

ИЛИ вЂ 10 вырабатывает сигнал "0", который запрещает прохождение импульсов через второй элемент И 12. Сигнал с инверсного выхода элемента

ИЛИ-НЕ 10 поступает на элемент 14 задержки, на котором задерживается на время, пока в устройстве выполняются преобразования в соответствии с формулой (1), а из элемента 14 задержки поступает на первый элемент

И 11, разрешая прохождение через него импульсов. Эти импульсы поступают на вычитающий вход счетчика 13 и тактовьй вход регистра 9 сдвига.

С каждый импульсом содержимое регистра 9 сдвигается на разряд вправо, а из содержимого, счетчика 13 вычитается единица. Когда содержимое счетчика 13 становится равным нулю, сигнал с его выхода запрещает прохождение импульсов через первый элемент

И 11.

На этом обработка закончена.

1 12 >9259 4

Формула изобретения н тла но мали сван

Составитель С. Куликов

Техред И.Попович

Корректор Л. Тяско

Редактор С. Юрковецкая

Подписное

Заказ 5122/46 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для вычисления модуля комплексного числа, содержащее выходной регистр сдвига, сумматор, первый 5 блок памяти модуля и угла нормализованных аргументов и умножитель, причем выход сумматора соединен с информационным входом выходного регистра сдвига, выход значения модуля первого блока памяти модуля и угла нормализованных аргументов соединен с входом первого сомножителя умножителя, о т л и ч а ю щ е е с я тем, что, с целью повышения точности вычислений за счет нормализации аргументов комплексного числа, в него дополнительно введены два входных регистра сдвига, вычитатель, счетчик, элемент задержки, элемент ИЛИ-НЕ, два 20 элемента И, второй блок памяти модуля и угла нормализованных аргументов и синусный преобразователь, причем входы действительной и мнимой составляющих комплексного числа устройства соединены с информационными входами соответственно первого и второго входных регистров сдвига, выходы старших разрядов первого и второго регистров сдвига соединены соот-30 ветственно с первыми и вторыми адресными входами второго блока памяти модуля и угла нормализованных аргументов, выходы младших разрядов первого и второго регистров сдвига сое- 3 динены с первым и вторым адресными входами первого блока памяти модуля у р ных аргументов, выходы значений угла первого и второго блоков памяти модуля и угла нормализованных аргументов соединены с входами соответственно вычитаемого и уменьшаемого вычитателя, выход ко- . торого соединен с входом синусного преобразователя, выход которого соединен с входом второго сомножителя умножителя, выход которого соединен . с входом первого слагаемого сумматора, вход второго слагаемого которого соединен с выходом значения модуля второго блока памяти модуля и угла нормализованных аргументов, тактовый вход выходного регистра сдвига соединен с выходом первого элемента

И и входом вычитания счетчика, первый вход первого элемента И соединен через элемент задержки с инверсным выходом элемента ИЛИ-НЕ, прямой выход которого соединен с первым входом второго элемента И, второй вход которого соединен с тактирующим входом устройства и вторым входом первого элемента И, третий вход которого соединен с выходом сдвига счетчика, счетный вход которого соединен с выходом второго элемента И и тактирующими входами первого и второго входных регистров сдвига, выходы двух старших разрядов которых соединены . соответственно с первьм и вторым входами элемента ИЛИ-НЕ, выход

I выходного регистра -сдвига является выходом результата устройства.