Аналого-цифровая вычислительная система и аналоговая вычислительная машина (ее варианты)

Аналого-цифровая вычислительная система и аналоговая вычислительная машина (ее варианты)

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано для моделирования в ускоренном и реальном масштабах времени динамических систем. Целью изобретения является упрощение системы. Система содержит ЭВМ5 АВМ, системный распре- i делитель m тактов, мультиплексор, контроллер передачи данных, контроллер прямого доступа к памяти блок распределения запросов прерываний и контроллер прерываний. АВМ по первому варианту содержит элементы И, блоки интегрирования, суммирования, масштабирования , нелинейного преобразования , перемножения, цифроаналогового преобразования, аналого-цифрового преобразования памяти, аналоговые коммутаторы, компараторы, таймер и местный распределитель m тактов. В АВМ по второму варианту по сравнению с первым увеличено чиаю интеграторов и уменьшено число блоков памяти. Цель изобретения достигается за счет реализации режима разделения времени в АВМ. 3 c.ji. ф-лы, 10 з.п.ф-лы, 22 ил. (Л С

СОКИ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУЬЛИН д1 (19) (Н) ц)) 4 G î1 J I/ОО

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

/ у,,.

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /,::: .

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3629409/24-24 (22) 01.08.83 (46) 23.09 .86.Бюл. У 35 (72) В.Г.Беляков, Г.Г.Володина

:и В.В.Панафидин (53) 681.32(088.8) (56) Петров Г.М., Ушаков В.Б., Шубин Ю.А. Аналого-цифровой вычислительный комплекс третьего поколения

АЦВК-3./Сб. "Вопросы радиоэлектроники", сер. ЭВТ, вып,2, 1976, с.б.

Патент США У 4217672, кл. G Об J 1/00, 1978. (54) АНАЛОГО-ЦИФРОВАЯ ВЫЧИСЛИТЕЛЬНАЯ

СИС ЕЕМА И АНАЛОГОВАЯ ВЫЧИСЛИТЕЛЬНАЯ

МАШИНА (EE ВАРИАНТЫ) (57) Изобретение относится к вычислительной технике и может быть использовано для моделирования в ускоренном и реальном масштабах времени ди.намических систем. Целью изобретения является упрощение системы. Система содержит ЭВМ, АВМ, системный распре- . делитель ш тактов, мультиплексор, контроллер передачи данных, контроллер прямого доступа к памяти, блок распределения запросов прерываний и контроллер прерываний. АВМ по первому варианту содержит элементы И, блоки интегрирования, суммирования, масштабирования, нелинейного преобразования, перемножения, цифроаналогового преобразования, аналого-цифрового преобразования памяти, аналоговые коммутаторы, компараторы, таймер и местный распределитель m тактов. В

АВМ по второму варианту по сравнению с первым увеличено число интеграто ров и уменьшено число блоков памяти.

Цель изобретения достигается за счет реализации режима разделения времени в АВМ. 3 c,ï. ф-лы, 10 з.п.ф-лы, 22 ил.

5 !

О !

20 машин в m раз .

На фиг.! а,б,в приведены структурные схемы АЦВС и вариантов ABM соответственно; на фиг.2 — временная диаграмма работы АВМ в режиме одновременного решения m задач, на фиг.3— диаграмма, поясняющая процесс решения ш задач; на фиг.4 — структурные схемы блока масштабирования и блока памяти, на фиг.5 — структурная схема блока нелинейного преобразования; на фиг.б — структурная схема аналогового коммутатора; на фиг.7 — схема коммутирующей матрицы аналогового коммутатора; на фиг.8 — схема управления аналогового коммутатора и схема блока памяти, на фиг.9 — структурная схема таймера реального времени; на фиг.10 — структурные схемы системного распределителя m тактов и местного распределителя m тактов; на фиг.1 Р— структурные схемы мультиплексора и контроллера передачи данных, на фиг.12 — блок-схема алгоритма решения аналоговой задачи; на фиг.13а,б — структурная схема блока управления вводом-выводом; на фиг.14структурные схемы распределителя прерываний и контроллера прерываний; на фиг.15 — структурная схема контроллера прямого доступа к памяти; на фиг.16 — временная диаграмма работы АЦВС в режиме с разделением времени в ABM при решении аналого-цифровой задачи, использующей -й такт

АВМ; на фиг.!7а,8 — блок-схема алгоритма работы АЦВС в режиме с разделением времени в ABM при решении аналоro-цифровой задачи, использующей i-й такт ABM.

На схемах обозначены цифровая вычислительная машина (ЦВМ) 1 аналого1 вая вычислительная машина (АВМ) 2, мультиплексор 3, контроллер 4 передачи данных, контроллер 5 прямого доступа к памяти, блок 6 распределения . запросов прерываний (распределитель

1 12

Изобретение относится к вычислительной технике и может быть использовано для моделирования в реальном и. ускоренном масштабах времени динамических систем, описываемых дифференциальными уравнениями, решениями задач оптимизации параметров этих систем и их статистического анализа.

Целью изобретения является упрощение системы за счет уменьшения количества аналоговых вычислительных прерываний); контроллер / прерываний, системный распределитель 8 m тактов, блок 9 управления вводом-выводом, блок 10 памяти, видеотерминал !1, периферийные устройства 12; системная шина 13 (фиг.1а), местный распределитель 14 m тактов, шина 15 данных, шина 16 адресов, шина 17 команд запуска, шина 18 управления, шина 19 номера такта, блок 20 компараторов, входы 21 синхроимпульсов исполнения, входы 22 задания данных, входы 23 задания адресов, входы 24 задания команд запуска, вход 25 опорного напряжения,группы элементов И 26-28, блоки 29, — 294 памяти, таймер 30, блоки 31 аналого †цифрово преобразования, блоки 32 цифроаналогового преобразования, блоки 33 масштабирования, блоки 34 нелинейного преобразования, блоки 35 суммирования и перемножения, блоки 36 интегрирования, аналоговые коммутаторы 37, группа элементов ИЛИ 38, группа элементов И

39, блоки 40 цифроаналогового преобразования, блоки 41 аналого-цифрового преобразования (фиг.1б,в), элемент ИЛИ 42, элемент И 43, одноразрядный элемент 44 памяти, дешифратор

45 номера УДАП, элемент И 46, регистр 47, цифроаналоговый преобразователь 48 (фиг.4), дешифратор 49, элемент И 50, одновибраторы 51-55, триггер 56, элемент 57 задержки, группа элементов И 58, элемент KIN 59, узлы 60 и 61 памяти блока нелинейного преобразования, регистры 62 и 63, цифроаналоговые преобразователи 6466, инвертирующий усилитель 67, сумматор 68, триггер 69, генератор 70 тактовых импульсов, элемент И 71, элементы ИЛИ 72 и 73, аналогогибриднокодовый преобразователь 74, элемент 75 задержки, элемент И 76, фор-. мирователь 77 одиночного импульса, элемент ИЛИ 78 (фиг.5), коммутирующая матрица 79 4вх х 4 вых, усилитель-повторитель 80 (фиг.б), элементы НЕ 81-84, элемент И 85, триг50

rep 86, аналоговый ключ 87 (фиг. 7), одноразрядный элемент 88 памяти, элемент HE 89, элементы И 90-92, элемент ИЛИ 93, дешифраторы 94 и 95, элементы И 96 и 97, элемент НЕ 98, элементы И 99 и 100, формирователь

101 одиночного импульса (фиг.8), выходные шины 102 и 103 данных, регистр 104 управления интеграторами, адресные выходные шины 105 и 106, 20 з !259 входная шина 107 данных, группа элементов ИЛИ 108, регистр 109 временной опоры, элемент ИЛИ 110, регистр

111 значения времени, сумматор 112 кодов, узел 113 сравнения кодов, эле- мент ИЛИ 114, группа элементов И 115, элементы ИЛИ 116 и 117, группа эле.ментов ИЛИ 118, узел 119 пуска, элементы И 120 и 121, триггер 122 пуска, элементы И 123 и 124, группа элемен- 1О тов И 125, шифратор 126 адреса временной опоры для интеграторов, шифратор 127 адреса временной опоры для обмена, шифратор 128 адреса щ, шифратор 129 адреса t„, элементы 15

ИЛИ 130 и 131, счетчик 132 временных точек, элементы ИЛИ 133 и 134, узел

135 включения развертки, элемент И

136, триггер 137 включения развертки, элементы И 138 и 139, элемент

ИЛИ 140, группа элементов И 141, дешифратор 142 номера такта, элементы

И 143-145, элемент ИЛИ 146, счетчик 147 числа тактов, элемент И 148, счетчик 149 текущего времени (фиг.9), входы 150 распределения тактов, эле-, мент И 151, элемент НЕ 152, генератор 153 импульсов, счетчик 154 сигналов развертки, счетчик 155 тактов, дешифратор 156 номера такта, формирователь 157 одиночного импульса, дешифратор 158 интервалов временной диаграммы, триггер 159 интервала развертки, триггер 160 интервала решения, элемент 161 цифровой задержки, 35 группа элементов И 162, элементы И

163-167, узел 168 распределения тактов по устройствам автономного управления, входы 169 распределения тактов, элемент И 170, входы 171 выбора 40 номера. такта, элемент ИЛИ 1 72(фиг.10) дешифратор 173 кода операции, дешифратор 174 адреса регистра, элементы И 175-178, элемент ИЛИ 179, группы элементов И 180 и 181, регистр, 45

182 команд и состояний, элементы

ИЛИ 183 и 184, регистр 185 данных ввода, регистр 186 данных вывода, дешифратор 187 типа данных, группы элементов И 188-190 (фиг.11), эле- sO мент ИЛИ 191, элемент И 192, триггер

193 синхроимпульса задатчика, элемент НЕ 194, элементы ИЛИ 195 и 196, триггер 197 чтения, триггер 198 записи, элемент И 199, элемент НЕ 200, 55 формирователь 201 одиночного импульса, элемент И 202, триггер 203 разрешения прямого доступа, элемент

НЕ 204, элемент И 205, триггер 206 разрешения прерывания, элемент И 207, регистр 208 инструкций, группы элементов И 209 и 210, группа элементов

ИЛИ 211, дешифратор 212 команд, элементы И 213 и 214, элемент НЕ 215, элемент ИЛИ 216, регистр 217 команд, группа элементов И 218, сумматор

219, группа элементов И 220, группы элементов ИЛИ 221 и 222, шифратор

223 начального адреса программы, элемент И 224, элемент ИЛИ 225, регистр 226 данных, группа элементов И 227> элементы ИЛИ 228 и 229, регистр 230 ад— реса, .группа элементов И 231, элемент ИЛИ 232, генератор 233 тактовых импульсов, элемент HE 234, элемент

И 235, триггер 236 пуска, элементы

ИЛИ 237 и 238, дешифратор 239 тактовых импульсов, счетчик 240 тактовых импульсов (фиг.13), элемент И

241, триггер 242 запроса прерывания, группы элементов И 243 и 244, шифраторы 245 и 246 адреса вектора прерывания, элемент ИЛИ 247, элементы

И 248-250, элементы HE 251-253, элементы И 254 и 255, элементы НЕ 256 и 257 (фиг.14), триггер 258 запроса прямого доступа, элемент ИЛИ 259, элемент НЕ 260, элемент И 261, элемент ИЛИ 262, элемент И 263, элемент

ИЛИ 264, триггер 265 синхроимпульса задатчика, элемент НЕ 266, элемент

И 267, элемент ИЛИ 268, элемент НЕ

269, элементы,И 270 и 271, регистрсчетчик 272 адреса ввода, группа элементов И 273, элементы И 274 и 275, регистр-счетчик 276 адреса вывода, группа элементов И 277, элементы

И 278, регистр-счетчик 279 слов ввода, дешифратор 280 нулевого кода, элементы И 281 и 282, регистр-счетчик

283 слов вывода, дешифратор 284 нулевого кода, дешифратор 285 адреса регистра, элемент ИЛИ 286, элемент И

287, элемент 288 цифровой задержки и элемент И 289 (фиг.15), Функции блока 9 управления вводомвыводом в системе выполняет цифровой процессор, входящий в состав ЦВМ 1.

Кроме цифрового процессора 9 в состав ЦВМ 1 входят блок 10 памяти, ш видеотерминалов 11 и периферийные устройства 12.

Цифровой процессор 9 является основным устройством ЦВМ и выполняет хранимую в блоке 10 памяти программу, а также приоритетный обмен инфорS 1259 мацией с блоком 10 памяти как для собственных нужд, так и по запросам различных устройств системы, организует работу различных устройств, включенных в систему, осуществляет связь операторов с системой.

Блок 10 памяти предназначен для приема, хранения и выдачи цифровой информации.

Видеотерминалы 11 относятся к 1(! средству связи оператора с системой, обеспечивают оперативный обмен информацией человека с процессором 9 и позволяют предварительно подготавливать и редактировать вводимую в

ЦВМ информацию.

В качестве периферийных устройств

12 могут использоваться внешние запоминающие устройства (НМД, НМЛ) и устройства ввода-вывода (печатающие 20 устройства, перфоленточный ввод-вывод), которые могут применяться в аналого-цифровой вычислительной системе для хранения и обработки больших массивов информации, ввода ис- 25 ходных данных и вывода полученных результатов.

Все составные части ЦВМ соединены с системной шиной 13, представляющей собой унифицированную магистраль, Зр о по которой передается вся необходимая для функционирования системы информация, и состоящей, например, из шины адресов (A) шины данных (Д), шины запроса передачи данных (ЗП), шины разрешения передачи данных (РП), шины запроса прямого доступа к памяти (ЗПД), шины разрешения прямого доступа к памяти (РПД), шины прерывания программы, шины записи данных, 4п шины чтения данных, шины синхроимпульса эадатчика (Сх3) и шины синхроимпульса исполнителя (СхИ).

Системный распределитель 8 m TBK тов соединен с распределителем 14 m тактов АВМ 2 и мультиплексором 3 и обеспечивает управление вычислительным процессом от ЦВМ 1 в разрешенных для работы ЦВМ 1 тактах, а также служит для защиты не разрешенных ЦВМ 1 тактов от ошибочного вмешательства в эти такты со стороны ЦВМ 1.

Мультиплексор 3 распределяет данные, полученные от системной шины 13, по шинам 15-17 соответственно. данных,> адресов и команд АВМ 2 и направляет данные, полученные с шины 15 данных, к системной шине 13. Обмен данными

300 между системной шиной 13 и мультиплексором 3 происходит под управлением контроллера 4 передачи данных и контроллера 5 прямого доступа к памяти, которые соответственно связаны с системной шиной 13 и с мультиплексором 3.

Контроллер 4 передачи данных обеспечивает обмен данными между АВМ 2 и системной шиной 13 в программном режиме или в режиме прерывания программы процессора 9, а контроллер 5 прямого доступа к памяти — передачу данных между ABM 2 и блоком 10 памяти в режиме прямого доступа к памяти, минуя процессор 9.

Распределитель 6 прерываний связан с источниками выработки прерываний. его функция заключается в выделении прерываний одновременно. Выделенное прерывание поступает в контроллер 7 прерываний, который устанавливает связь с системной шиной 13 для передачи в ЦВМ 1 сформированного им адреса вектора прерываний.

ABM 2 содержит местный распределитель m тактов, связанный с шинами

16, 19 и 18 соответственно адресов, номера такта и управления, с таймером 30 и с m группами элементов И 2628 для автономного управления.

Шина 18 управления состоит, например, из шины исходного положения, шины записи-считывания, шины доступа в память, шины записи в регистр и шины синхронизации вывода.

Группы элементов И 26-28 связаны с шинами 15-18 и с входами 21-24 соответственно исполнения, задания данных, задания адресов и задания команд.

ABM 2 содержит также b блоков 35 суммирования, с блоков 34 нелинейного преобразования, е блоков 35 перем ножения, f блоков 32 цифроаналогового преобразования, g блоков 31 аналого-цифрового преобразования, h аналоговых коммутаторов 37, для первого варианта АВМ а блоков 36 интегрирования, для второго варианта АВМ ш а блоков 36 интегрирования ° Блоки 31 аналого-цифрового преобразования используются для преобразования аналоговой информации в цифровую при обмене и как основная часть. электронного цифрового вольтметра, блоки 32 цифроаналогового преобразования используются для преобразования цифро7 1259 вой информации в аналоговую при обмене.

Для каждого из блоков 32, 33 и 37 в АВМ 2 имеется соответствующий блок

29 памяти, для каждого блока 36 интегрирования в АВМ 2 по первому варианту имеются соответствующие блоки 29 памяти, аналого-цифровой 41 и цифроаналоговый 40 преобразователи, группа элементов И 39 и группа эле- 1п ментов ИЛИ 38.

Аналоговые входы и выходы блоков

33-36, входы блоков 20 и 31 и выходы блоков 32 взаимосвязаны через выходы и входы блоков 37. Логические выходы блоков 20 компараторов подключены к распределителю 6 прерываний, блоки

30 и 31 подключены к шине 16 адресов и шине 17 команд, блоки 32-34 и 37 подключены к шине 16 адресов, блоки 2п

30, 31 и 34 — к шине 15, блоки 30-34, 36 и 37 — к шине 18, блоки 30 и 34 к шине 19.

В АВМ 2 первого варианта вход начальных условий каждого блока 36 ин- 25 тегрирования через соответствующий

ЦАП 40 связан с выходом соответст— вующего блока 29 памяти, входы дан,ных каждого из которых соединены с выходами соответствующей группы эле- Зп ментов ИЛИ 38, первые входы которых подключены к шине )5 числа, вторые входы через соответствующие группы элементов И 39 и АЦП 41 связаны с выходом соответствующего блока 36 интегрирования.

В каждом блоке 29 памяти одна часть разрядов адресного входа соединена с шиной 19, а другая часть— с шиной 16, управляющие входы подключены к шине 18.

С шины 16 задаются адреса функциональных блоков, по которым выбираются усилители внутри блока, задаются режимы работы блоков, инфор- 45 мация о которых передается по шине

15, с шины 16 адресов выбираются ячейки в блоках 29 памяти, в которые с шины 15 записывается информация.

С шины 17 передаются команды пус- 50 ка на блоки — пуск таймера, пуск АЦП.

Подключение блоков 29 памяти, блоков

34 нелинейного преобразования и таймера 30 к шине 19 номера такта дает возможность разделить весь массив ячеек в каждом из блоков 29 памяти и в каждом из узлов памяти блоков 34 и таймера 30 на m зон, необходимых

300 для организации разделения времени в АВМ 2.

Таймер 30 реального времени вырабатывает сигналы управления блоками

36 интегрирования АВМ 2 и значения моментов времени обмена данными между ABM 2 и ЦВМ 1 системы. Сигналы управления блоками 36 интегрирования таймер 30 передает на входы распределителя 14 m тактов, значения моментов времени обмена (С„„ и „„ ) передаются от таймера 30 к мультиплексору 3, к контроллеру 5 прямого доступа к памяти и к распределителю 6 прерываний.

Распределитель 14 m тактов распределяет такты между группами элементов И 26 — 28 и системным распределителем 8 m тактов,,обеспечивает защиту не разрешенных данному пользователю тактов от его ошибочного вмешательства в эти такты, вырабатывает последовательности сигналов для управления АВМ 2 в каждом из тактов.

Распределитель 14 m тактов выдает на шину 19 номера такта коды текущих номеров тактов, на шину 16 адресов— коды развертки, являющиеся адресами ячеек блоков 29 памяти и узлов памяти блоков 34 и таймера 30 и необходи— мые для считывания информации из ячеек памяти в соответствующие блоки

32, 33, 37 и в узлы блоков 34 и таймера 30, а для первого варианта АВМчерез ЦАП 40 в блок 36 интегрирования.

Распределитель 14 m тактов выдает на шину 18 управления сигналы для управления АВМ 2 в каждом из тактов: сигнал записи-считывания, сигнал доступа в память, сигнал записи в регистр, сигнал синхронизации вывода, сигнал исходного положения и сигнал пуска °

Группы входов 21-24 и видеотерминалы 11 являются рабочими местами пользователей. При одновременном решении нескольких задач пользователь, уФ решающий аналого-цифровую задачу, управляет системой с видеотерминала 11.

Для пользователей, решающих аналоговые задачи в это же время, рабочие места образуются группами входов 2124. Если в системе не решается аналого-цифровая задача, то пользователи с видеотерминалов 11 имеют возможность одновременно решать до ш аналоговых задач.

59300

9 12

При автономном использовании ABM 2 одной группой пользователей (в этом случае рабочие места образованы группами входов 21-24), другой группе пользователей предоставляется возможность одновременной подготовки с помощью ЦВМ 1 своих задач с остальных рабочих мест системы, которыми являются видеотерминалы 11.

ABM 2 с разделением времени работает в соответствии с временной диаграммой, приведенной на фиг.2, сиг- налы которой вырабатываются распределителем 14 (фиг.13), Режим разделения времени заключается в том„ что каждому пользователю отводится временной такт, в течение которого он решает свою задачу на АБМ. По истечении этого такта происходит прерывание решения задачи, и временной такт предоставляется другому пользователю.

Через определенный цикл ь t пользователи получают еще по одному такту.

Этот процесс продолжается в течение всего времени решения задачи.

Введение режима разделения времени в АВМ приводит к замене непрерывного процесса интегрирования дискретным — в течение каждого цикла At происходит ускоренное интегрирование в

Ь( течение времени — —, причем k > m, где m — число тактов Т в цикле коэффициент ускорения интегрирования в цикле h t. Например, при gt

1 мс, m=2 и k=10 для решения одной из четырех задач в цикле выделяется время 750 мкс, причем непосредственно интегрирование происходит в течение 100 мкс (фиг.3).

Использование режима разделения времени в АВМ приводит к увеличению ее вычислительной мощности — все операционное оборудование ABM (кроме блоков интегрирования во втором варианте АВМ) используется последовательно m раз, что эквивалентно применению m аналоговых вычислительных машин, каждая из которых по вычислительной мощности равна мощности одной ABI 2, но существуют эти АВМ последовательно во времени — по Л t/m каждая в течение времени Ь t.

На фиг.2 показано, что в интервале t< — t, происходит развертка данных, соответствующих текущему такту, в блоках масштабирования, нелинейного преобразования, цифроаналоговых

55 преобразователей, аналоговых коммутаторах, таймере, а в ABM по первому варианту также в блоках интегрирования, Это связано с тем, что каждый из укаэанных блоков используется для решения ш задач и необходимо перед началом решения задачи в данном такте восстановить принадлежащую ей информацию, которая хранится в соответствующих данному такту зонах блоков 29 памяти и узлов памяти блоков

34 и таймера 30.

Интегрирование в ABI можно начинать только с момента t>, так как интервал t > — t< необходим для окончания переходного процесса, вызванного установлением напряжений на выходах усилителей блоков. В интервале происходит интегрирование.

Можно совместить по времени режим ввода данных в блоки и узлы памяти с процессом интегрирования — введенные в i-м цикле в блоки и узлы памяти данные от IIBM 1 или по входам 21-24 автономного управления передаются на исполнение в следующем (1+1);м цикле.

Вывод данных из ABM возможен только после окончания интегрирования, т.е. с момента t когда блоки интегриро— вания находятся в режиме останова. В необходимых случаях весь интервал может быть отведен только для ввода данных в ABM.

На фиг.10 показана аппаратная реализация сигналов временной диаграммы фиг.2. Счетчик 154 сигналов развертки работает от генератора 153, счет— чик 155 тактов — от счетчика 154 таким образом, что на выходе вырабатываются последовательно m кодов номеров тактов с периодом цикла dt;, а на разрядных выходах счетчика 154 последовательность кодов с периодом такта Т, поступающая на входы дешифратора 158 интервалов и на входы элементов И 162 На выходе формируются коды развертки, существующие в интервале времени t — t, который задается триггером 159 интервала развертки.

Коды развертки поступают на шину

16 адресов и являются адресами ячеек блоков и узлов памяти, из которых извлекаются данные в текущем такте.

С каждым импульсом генератора 153 формирователем 157 одиночного импульса вырабатывается сигнал, который поступает на вход элемента И 163, а через элемент 161 цифровой задержки на вход элемента И 164.

11

С выходов элементов И 163 и 164 и с прямого выхода триггера 159 формируются соответственно сигналы "Доступ в память (ДП), 13апись в регистр" (ЗР), "Запись-считывание"

5 (Зап-счит.), которые обеспечивают чтение выбранных сигналами развертки ячеек памяти (сигналы ДП и зап.-счи ) и запись их содержимого в регистры соответствующих функциональных бло- 10 ков (сигнал ЗР). Кроме того, сигнал

Зап.-счит. поступает на все функциональные блоки и в фазе считывания выполняет функцию одновременного выбора адресов всех функциональных блоков, 15

Таким образом, в фазе считывания осуществляется безадресный вывод данных из блоков и узлов памяти на регистры всех функциональных блоков машины. В фазе записи блоки и элемен- 20 ты памяти переводятся в режим записи данных. Запись может производиться по адресу данного блока или узла памяти от ЦВМ 1 или по входам 21-24 автономного управления, при этом 25 адрес и данные поступают на шины 16 и 15 от мультиплексора 3 в сопровождении сигнала ДП, формируемого на выходе дешифратора 187 (фиг.11) и осуществляющего запись данных с шины 15 30 по адресу блока или узла памяти, указанному на шине 16.

Триггер 160 формирует интервал времени решения t< — t>. Только в этом интервале команды управления интеграторами "Пуск" (П) и "Исходное положение" (ИП), поступающие от таймера 30 на входы элементов И 166 и

167, проходят на выходы П и ИП распределителя 14 и далее на шину 18, 40 подключенную к блокам 36 интегрирования. В интервале, отличном от t4

t, блоки интегрирования находятся в режиме хранения (отсутствие команд

П или ИП). 45

В момент t4 формируется сигнал, который в режиме пуска поступает через элемент И 165 на выход "Синхронизация вывода". Этот сигнал используется в первом варианте АВМ для обеспечения работы аналого-цифрового блока интегрирования.

Рассмотрим ряд примеров реализации функциональных блоков АВМ, на которых нашло отражение введение режима разделения времени в АВМ.

Блоки 35 суммирования и перемножения, блоки 31 аналого-цифрового

9300 12 преобразования и блоки 20 компараторов являются типовыми блоками АВМ и могут быть реализованы на основе из вестных схем.

Аналого-цифровой блок интегрирования, образованный блоком 36 интегрирования, ЦАП 40, АЦП 41, группами элементов ИЛИ 38 и И 39 и соответствующим блоком 29 памяти (фиг.1б) работает следующим образом. B соответствии с временной диаграммой работы АВМ (фиг.2) для j-й задачи (такт Т ) в момент t4 цикла выходная величина блока 36 интегрирования преобразуется с помощью

АЦП 41 в код, который через группы элементов И 39 и ИЛИ 38 запоминается в ячейке Д зоны блока 29 памяти, соответствующей 1-й задаче.

Таким образом, блок 36 интегрирования свободен для использования в следующей j+1 задаче (в такте T „ ) .

Для j-й задачи (такт7 ) в следующем цикле в момент tt из ячейки A извлекается код, который преобразуется с помощью ЦАП 40 в напряжение, поступающее на вход начальных условий блока 36 интегрирования и являющееся напряжением начальных условий j-й задачи, решаемой в 4t; цикле. Параметры цепи задания начальных условий должны быть выбраны такими, чтобы к моменту t> напряжение начальных условий установилось на выходе блока

36 интегрирования.

Аналого-цифровой интегратор может быть выполнен без включения дополнительных элементов в состав АВМ.

В этом случае он реализуется системным способом с использованием блоков АЦП 31 и ЦАП 32 из состава ABM.

На фиг.4 приведены пример реализации блока 33 масштабирования, имеющего в своем составе P умножающих цифроаналоговых преобразователей (УЦАП), каждый из которых реализует операцию вида

yf = kl ° Х;, а также структурная схема блока 29 памяти, который выполнен в виде набора одноразрядных элементов 44 памяти. Для конкретного примера в блоке 29 памяти может быть применено 13 элементов 44 для работы с 12-разрядным УЦАП (плюс один разряд знаковый) блока 33 масштабирования.

Каждый одноразрядный элемент 44 памяти разбит по адресам на тп зон по, l3 1259 числу m решаемых задач (по числу тактов), каждая зона определяется кодом номера такта, поступающим с шины 19 номера такта.

Рассмотрим работу блоков 33 масштабирования и блока 29 в двух основных режимах — запись требуемых значений коэффициентов в памяти и воспроизведение заданных значений непосредственно на УЦАП. Режим работы блока 29 памяти определяется сигналом по входу !!Запись-считывание".При подаче логического "0" в блоке 29 памяти устанавливается режим записи, при подаче логической "1 — режим считывания.

В режиме записи при обращении к данному блоку подается сигнал "Блок" с шины 16, который через элемент

ИЛИ 42 поступает на первый вход элемента И 43, по входу "Адрес" с шины

16 подается двоичный код, соответствующий номеру УЦАП 48, к которому обращается оператор или ЦВМ, этот же код определяет номер ячейки в каждом 25 одноразрядном элементе 44 памяти, а по шине 15 — значение коэффициента в двоичном коде (разряды с 1-го по

12-й) с учетом знака (разряд О)., ко— торое поступает на входы данных одноразрядных элементов 44 памяти.

При поступлении сигнала ДП от ши— ны 18 на второй вход элемента И 43 информация с шины 15 записывается в соответствующую данному УЦАП ячейку

35 каждого одноразрядного элемента 44 блока 29 памяти, расположенную в зоне, соответствующей решаемой задаче.

Аналогично производится запись требуемых значений коэффициентов в элементы 44 и по другим адресам.

В режиме считывания реализуется одновременное считывание информации из всех блоков 29 памяти ABN. Для этого вместо адресного сигнала "Блок"45 используется безадресный сигнал

Зап.-счит., который в фазе считывания в качестве разрешающего сигнала поступает на вход элемента ИЛИ 42. B режиме считывания по входу "Адрес" так же, как и при записи, подаются сигналы, определяющие номер УПАЛ 48.

При поступлении сигнала ДП на выходах элементов 44 памяти появляется информация, записанная ранее по дан- 55 ному адресу. Сигналы А определяющие номер УЦАП 48, кроме элементов 44 подаются на дешифратор 45 блока 33

14

300 масштабирования, преобразующий эти сигналы в десятичный код. При поступлении сигнала ЗР на выходе одного из элементов И 46, появляется сигнал, разрешающий запись информации с выхода блока 29 памяти через регистр 47 в выбранный УЦАП 48. Аналогично информация из блока 29 памяти переписывается в остальные УЦАП 48 при соответствующих изменениях адреса на входе "Адрес" и поступлеДП и ЗР °

В качестве блока 32 цифроаналогового преобразования может использоваться или рассмотренный блок масштабирования (фиг.4),при Х; =const, или более простой блок, построенный по аналогичной схеме, но с использованием вместо умножающих обычных

ЦАП .

На фиг.5 приведена структурная схема одного из возможных вариантов блока 34 нелинейного преобразования . нс!ц (Y!!oH нач ) X и где1н„„, „„„ — значения ординат узловых точек, ограничивающих этот интервал;

Хи — интерполирующая часть определяемая по формуле

Х вЂ” Xl

Х = -- — — ------ для Х; Х Х„,.

Ф!

В анало ro гибридно кодовом пр еобразователе 74 независимая переменная

1 разбивается на две части: основную (управляющую) (Х!l!!(3 ограниченную целым числом содержащихся в ней интервалов интерполяции,. и дополнительную (интерполирующую) ХИ = X—

7 „1!, определяемую как превышение над основной . Управляющая часть, пред— ставленная в цифровой форме, выявляет номер участка, в пределы которо- . го попадает переменная Х, выбирает из узлов 60 памяти начальных ординат участков и узлов 61 памяти конечных ординат участков коды 1 и 1 ниц Кон > принадлежащие этому участку, и направляет их через регистры 62 и 63 хранения соответственно начальных и конечных ординат на ЦАП 64 и УЦАП 65 начальных ординат и на УЦАП бб конечных ординат.

На выходном суммирующем усилителе 68, входы которого соединены с выходами ЦАП 64 и УПАП бб и через ин1259300

15 вертирующий усилитель 67 с выходом

УЦАП 65, реализована формула (нач " и кон нач1 = (V„ч (кон Y„à÷) X„)=i(x).

Информационные входы реверсивного счетчика аналогогибриднокодового преобразователя 74 используются для загрузки кода номера ординаты, которая осуществляется по входу Запись

11

10 реверсивного счетчика.

Рассмотрим организацию ввода-вывода информации в узлы 60 и 61 памяти. !

Схема управления блоком работает следующим образом (фиг.5).

При считывании информации из узлов. 60 и 61 памяти код адреса задается с аналогогибриднокодового преобразователя 74 и может изменяться только с приходом тактового импульса ТИ, вырабатываемого генератором

70 тактовых импульсов и поступающего через элементы И 71 и ИЛИ 72 на тактовый вход аналогогибриднокодового

25 преобразователя 74. Этот же импульс

ТИ через элемент ИЛИ 78 с помощью формирователя 77 одиночного импульса формирует импульс ДП, который через элемент И 76 формирует сдвинутый на величину с помощью элемента 75 задержки импульс ЗР ° Импульс ДП, через элементы ИЛИ 59 и 73 и импульс

ЗР поступают на узлы 60 и 61 памяти и обеспечивают смену информации в ре- 35 гистрах 62 и 63 (коды ординат 1 „ „. нач, и 1 кан,) при переходе входной переменной У из одного участка аппроксимации в другой.

Величина задержки с, определяется 40 задержкой появления информации на выходе узлов 60 и 61 памяти от момента поступления сигналов ДПк . Ввод информации в узлы 60 и 61 45 памяти может осуществляться в процессе воспроизведения (вывода) функции. Для этого необходимо организовать кратковременный перевод узлов

60 и 61 памяти в режим записи. Это происходит по сигналу ДП, который поступает с шины 18 и проходит на выход элемента И 50 при совпадении на входах элемента И 50 сигнала с шины 16 "Блок" и сигнала с шины 18

"Запись-считывание" (последний сигнал действует как запрещающий для прохождения ДП в режиме считывания) °

16

По сигналу ДП формируется ряд сигналов, сдвинутых один относительно другого.

Алгоритм работы блока таков, что при воспроизведении (считывании) функции по коду аналогогибриднокодового преобразователя 74 из узлов 60 и 61 соответственно памяти начальных и конечных ординат выбираются значения ординат Y н,„ч,и Y кон,, ограничивающих выбранный отрезок аппроксимации.

При переходе в смежный участок i-1 значение ординаты Y»„, является концом для отрезка i-1. Поэтому одно и то же значение ординаты должно быть записано в узел 60 памяти по коду i и в узле 61 памяти по коду i-l. Это обеспечивает схема управления записью блока.

До прихода с шины 18 сигнала ДП на информационные входы аналогогибриднокодового преобразователя 74 задается код i адреса узла 60 памяти (код номера i ординаты), а с шины 15 на первые входы .группы элементов

И 58 задается значение i ординаты.

Если сигнад ДП.поступил в схему, когда на входе gP высокий потенциал, то прежде чем изменить состояние на входах узлов 60 и 61, на входе ДП необходимо установить низкий уровень.

Это происходит следующим образом.

Сигнал ДП передним фронтом устанавливает триггер 56 в состояние "1".

Сигнал с инверсного выхода триггера

56 (нулевой уровень) запрещает через элемент И 76 сигнал ДП, по которому происходило считывания ординаты. После этого могут меняться уровни напряжений непосредственно на входах ysлов 60 и 61 памяти. Высокий уровень с прямого выхода триггера 56 с задержкой, формируемой элементом

57 задержки, поступает на вход разрешения записи и переводит узлы 60 и

61 памяти в режим ввода (записи) функции. Одновременно информация значения ординаты поступает на входы

Д, узлов 60 и 61 памяти.

Сигнал ДП также устанавливает триггер 69 в нулевое состояние, чем запрещает работу генератора 70 тактовых импульсов.

Сигнал с выхода элемента 57 задержки поступает также на вход "Загрузка" преобразователя 74, благодаря чему осуществляется ввод кода i в преобразователь 74. Затем сигналом

1259

17

ДП,, сформированным одновибратором

51 по заднему фронту сигнала ДП, осуществляется через элемент ИЛИ 59 запись ординаты У; в узел 60 памяти по коду 5

По заднему фронту сигнала ДП одновибратором 52 формируется импульс

"Вычитание", который через элемент

ИЛИ 72 поступает на тактовый вход преобразователя 74 и уменьшает его 10 код на единицу.

Сигнал ДЛ, сформированный одновибратором 53 по заднему фронту импульса "Вычитание", записывает через элемент ИЛИ 73 то же значение .ордина- 15 ты в узел 61 памяти по адресу i-1.

Теперь новую записанную информацию нужно переписать в регистры 62 и 63. Для этого импульсом "Сброс", сформированным одновибратором 54 по 20 заднему фронту импульса ДГз, триггер 56 устанавливают в нулевое состояние и узлы 60 и 61 памяти переводятся в режим считывания.

Своим задним фронтом импульс 25

"Сброс" с помощью одновибратора 55 формирует сигнал ДП4, который поступает на вход элемента ИЛИ 78 и обеспечивает с помощью сигналов ДП 1 и

ЗР перезапись информации из узлов 60 З0 и 61 памяти в регистры 62 и 63.

При этом триггер 69 сигналом с выхода элемента И 76 устанавливается1 в единичное состояние, благодаря чему генератор 70 может работать. Блок

З5 переводится снова в режим воспроизведения функции.

При работе блока в режиме разде:ления времени информация об ш функ40 циональных зависимостях заносится в узлы 60 и 61 памяти.При переходе от решения одной задачи к решению другой задачи меняется код N такта, поступающий с шины 19.Это обеспечивает выбор новой

45 эоны блоков памяти, откуда извлекаются значения Y„ „; и Y „,„ для новой функциональной зависимости. В момент смены кодов по входам номера задачи сиг- нал Зап.-счит. (низкий потенциал) эа-50 прещает прохождение сигнада ДП через элемент И 76 на узлы 60 и 61 памяти, что предотвращает возможные сбои памяти..Кроме того, сигнал Зап.— счит. задним фронтом, пройдя через элемент ИЛИ 78, формирует сигнал ДП и ЗР для перезаписи значений ординат 1„„„и Y „, новой задачи a pe3ОО 18 гистры 62 и 63. Это необходимо для того, чтобы информация для новой задачи появилась на выходе бяока, даже если преобразователь 74 при переходе от одной задачи к другой не сде