Устройство цикловой синхронизации

Устройство цикловой синхронизации

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в синхронных системах передачи , |данньЬс разного типа. Цель - повышение iбыстродействия и помехоустойчивости. Устройство содержит регистр сдвига 1, два дешифратора 2 и 3, два элемента И 4 и 5, блок проверки чередования кодов (БПЧК) 6, элемент НЕТ 7, два накопителя 8 и 9, элемент ШШ 10, распределитель импульсов (РИ) 11, блок выделения тактовой частоты 12 и кодовый разделитель (КР) 13. Сигнап на выходе БПЧК 6 появляется только при чередовании сигналов на его входе . При наличии сигналов в каждом цикле на выходе БПЧК 6 заряжается накопитель 9 и на его выходе появляется сигнал синфазной работы. Этот сигнал разрешает декодирование информации , поступающей в КР 13 и вьщеленной им, а также заряд накопителя 8 и вьщается наружу. Сигналы с выходд БПЧК 6 через элемент ИЛИ 10 осущест-. вляют запуск РИ 11, который управляет записью и декодированием информации в КР 13. При отсутствии сигналов на выходе БПЧК 6, КР 13 прекращает декодирование информации и выдачу ее на выход. Если состояние синфазной работы устройства нарушается, то оно переходит в режим поиска синхронизма . Цель достигается введением дешифратора 3, БПЧК 6 и элемента ИЛИ 10. Даны варианты выполнения БПЧК 6. 3 з.п. ф-лы, 3 ил. § (/) сз

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (!9) SU (и) д 1! 4 Н 04 L 7/08

ОПИСАНИЕ И306РЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2845558/24-09 (22) 30.11 79 (46) 23.09.86. Бюл. !! 35 (72) Г. К. Болотин и 10. К. Юрченко . (53) 621.394.662(088.8) (56) Авторское свидетельство СССР

У 661836, кл. Н 04 L 7/08, 1977.

Левин Л. С., Плоткин М. А. Основы построения цифровых систем передачи, M. Связь, 1971, с. !16-118, рис ° 4.1. (54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИ . (57) Изобретение может быть использовано в. синхронных системах передачи

;данных разного типа. Цель — повышение быстродействия и помехоустойчивости.

Устройство содержит регистр сдвига

1, два дешифратора 2 и 3, два элемен.та И 4 и 5, блок проверки чередова,ния кодов (БПЧК) 6, элемент НЕТ 7, два накопителя 8 и 9, элемент ИЛИ 10, распределитель импульсов (РИ) ll, блок выделения тактовой частоты 12 и кодовый разделитель (KP) 13. Сигйал на выходе БПЧК 6 появляется только при чередовании сигналов на его входе. При наличии сигналов в каждом цикле на выходе БПЧК 6 заряжается накопитель 9 и на его выходе появляется сигнал синфазной работы. Этот сигнал разрешает декодирование информации, поступающей в КР 13 и вьщеленной им, а также заряд накопителя 8 и выдается наружу. Сигналы с выхода

БПЧК 6 через элемент ИЛИ 10 осущест-. вляют запуск РИ II, который управляет записью и декодированием информации в КР 13. При отсутствии сигнапов на выходе БПЧК б, КР 13 прекращает Ж декодирование информации и выдачу ее на выход. Если состояние синфазной работы устройства нарушается, то оно .переходит в режим поиска синхронизма. Цель достигается введением дешифЯ ратора 3, БПЧК 6 и элемента ИЛИ 10.

Даны варианты выполнения БПЧК 6. 3 з.п. ф-лы, 3 ил.

1 125

Изобретение относится к области передачи данных и может быть использовано в синхронных системах передачи разного типа.

Цель — повышение быстродействия и помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства цикловой синхронизации; на фиг. 2 схема блока проверки чередования кодов, первый вариант выполнения; на фиг. 3 — то же, второй вариант выполнения.

Устройство цикловой синхронизации содержит регистр 1 сдвига, первьпЪ и второй дешифраторы 2 и 3, первый и второй элементы И 4 и 5, блок 6 проверки чередования кодов, элемент НЕТ

7, первый и второй накопители 8 и 9, элемент ИЛИ 10, распределитель 11 импульсов, блок 12 выделения тактовой частоты, кодовый разделитель 13, блок 6 проверки чередования кодов (первый вариант) содержит элемент

ИЛИ !4, триггеры 15, элементы И 16; блок 6 проверки чередования кодов (второй вариант) содержит элемент

ИЛИ 14, триггеры 15, первые элементы

И 16, вторые элементы .И 17.

Устройство цикловой синхронизации работает следующим .образом.

Групповой цифровой сигнал (непрерывная последовательность бинарных единиц и нулей) поступает на регистр

1 сдвига, кодовый разделитель 13 и блок 12 выделения тактовой частоты, который осуществляет выделение из группового сигнала тактовой частоты (частота телеграфирования), которая необходима для работы распределителя

11 импульсов.

Поступающий групповой сигнал продвигается по разрядам регистра 1 сдвига ° С выхода регистра 1 сдвига комбинации принимаемых элементов сообщения (посылок),в параллельном коде поступают на входы первого и второго дешифраторов 2 и 3. Каждая комбинация сиМволов на входах, первого и второго дешифраторов 2 и 3, аналогичная одной из фазирующих комбинаций, вызывает формирование сигнала на вы ходе соответствующего дешифратора 2 или 3.

Если устройство находится в состоянии синхронизма, то отдельные сигналы с выходов первого и второго дешифраторов 2 и 3 совпадают по времени

9504

S !

О

ЗО

45 с тактовым сигналом распределителя

11 импульсов, поступающим один раз за цикл. При этом на выходах соответствующих элементов И 4 и 5 попеременно (через один цикл) появляются сигналы, соответствующие по времени моменту опознания фазирующих комбинаций. Блок 6 осуществляет проверку чередования поступающих на его входы сигналов. Сигнал на выходе блока 6 ноявляется только при чередовании сигналов на его входе.

При наличии сигналов в каждом цикле на выходе блока 6 сигналы на выходе элемента НЕТ 7 отсутствуют. Поэтому первый накопитель 8 не заряжен и сигнал на его выходе отсутствует.

Так как в случае синфазной работы сигналы на входе элемента НЕТ 7 присутствуют в каждом цикле, а сигналы на выходе элемента НЕТ 7 отсутствуют, то второй накопитель 9 заряжается и на выходе второго накопителя 9.появляется сигнал синфазной работы. Этот сигнал разрешает декодирование информации, поступающей в кодовый разделитель 13, и ее выдачу на выход кодового разделителя 13, разрешает работу первого накопителя 8 (переводит его в режим готовности к поддержанию синфазной работы, т.е. разрешает заряд первого накопителя 8) и выдается наружу, т.е, на другие устройства приемной части аппаратуры, например индикацию.

Кроме того, сигйглы с вь1хода блока 6 поступают на элемент ИЛИ 10.

Выходные сигналы с выхода элемента

ИЛИ 10 осуществляют запуск распределителя ll импульсов, который управляет записью и декодированием инфор" мации в кодовом разделителе 13. Таким образом, запуск распределителя

ll импульсов осуществляется один раз в начале цикла принимаемого группового сигнала в одни и те же моменты времени, т.е. устройство находится в состоянии синфазной работы.

Ложные синхрогруппы, аналогичные фазирующим комбинациям и выделенные первым и вторым дешифраторами 2 и 3 из группового сигнала вследствие случайного сочетания нулей и единиц информации в групповом сигнале, не совпадают по времени с сигналом на соответствующих входах первого и второго элементов И 4 и 5„ формируемым один раз за цикл, а следовательно, 1259504 4 не проходят через первый и второй элементы И 4 и 5 и не участвуют в процессе работы блока 6, первого и второго накопителей 8 и 9 и распределителя 11 импульсов. 5

При кратковременных искажениях фазирующих комбинаций (например, изза воздействия помех или при сбоях синхронизации в системах более высокого порядка)сигнал на выходе блока 10

6 временно отсутствует. В этом случае элемент НЕТ 7 оказывается открытым и сигнал.с выхода распределителя

ll импульсов, формируемый в конце цикла работы распределителя ll им- 15 пульсов (фактически при его остановке), поступает через элемент НЕТ 7 на первый и второй накопители 8 и 9.

Этот сигнал сбрасывает счетную схему ..второго накопителя 9 в нулевое состо-ур яние, но уровень сигнала синфазной работы на выходе второго накопителя

9 остается, так как его сброс осуществляется лишь при поступлении сигнала сброса на выход накопителя 8. 25

Так как на выходе второго накопителя 9 присутствует сигнал, разрешающий работу первого накопителя 8, то сигнал с выхода элемента НЕТ 7 проходит через первый накопитель 8 íà gp вход кодового разделителя 13, одновременно заряжая первый накопитель 8 на одну единицу. Этот сигнал, проходя через элемент KlH 10 запускает распределитель 11 импульсов на следующий цикл работы. Таким образом, запуск распределителя 11 .импульсов проходит в тот же момент времени, что.и при. наличии фазирующих комбинаций. поэтому нарушения синхронизма 40 не происходит и устройство продолжает работу уже в состоянии поддержания синхронизма.

Кроме того, сигнал автозапуска поступает на вход кодового разделителя

13 и выдается наружу, т,е, на другие устройства приемной части аппаратуры, например индикацию. В зависимости от режима работы кодового разделителя

l3 сигнал авоозапуска либо.не оказывает влияния на его работу, либо (режим повышенной достоверности) запрещает декодирование и выдачу информации на выход разделителя 13. . В случае отсутствия фазирующих комбинаций в следующих циклах работа продолжается аналогичньик образом до тех пор, пока первый накопитель 8 не окажется заряженным. Появление до этого момента времени сигнала йа выходе блока 6 (т.е. обнаружение комбинаций на прежних временных позициях) приводит к сбросу ранее заряженного первого накопителя 8 в нулевое состояние. Этот же сигнал через элемент

ИЛИ 10 объединения проходит на распределитель ll импульсов, запуская

его. Таким образом, устройство вновь переходит в режим синфазной работы.

Если теперь вновь произойдет кратковременное пропадание фазирующих комбинаций, то работа устройства ничем не отличается от описанной, т.е. устройство вновь перейдет в режим подцержания синфазной работы. .При отсутствии сигналов на выходе блока 6 в Ь| подряд следующих циклах (где Ь вЂ” коэффициент накопления nepf вого накопителя 8), т.е. при заряде первого накопителя 8 на его выходе формируется импульс сброса, который переводит второй накопитель 9 в нулевое состояние. В результате на его, выходе появляется нулевой уровень, а следовательно, кодовый разделитель

13 прекращает декодирование информации .и ее выдачу на выход. Кроме того, отсутствие сигнала на выходе второго накопителя 9 закрывает вход первого накопителя 8, т.е. выводит его из состояния готовности к поддержанию синфазной работы, Таким образом, состояние синфазной работы устройства нарушилось и оно перешло в режим поиска синхронизма.

При этом фазирующие комбинации, содержащиеся в групповом сигнале, выделяются дешифраторами 2 и 3 и поступают через первый и второй элементы И 4 и 5 на блок 6.

В случае чередования выделившихся комбинаций сигнал с выхода блока 6 поступает на вход второго накопителя 9, заряжая его, и через элемент

ИЛИ 10 на вход распределителя 11 импульсов, осуществляя его запуск.

Если обнаруженные комбинации, аналогичные фазирующим, сформируются на одних и тех же временных позициях в циклах принимаемого группового сигнала меньше, чем b раза подряд (где д - коэффициент накопления второго накопителя 9), то второй накопитель 9 продолжает оставаться раз ряженным и сигнал синфазной работы

1259

5 на его выходе отсутствует. Поэтому первый накопитель 8 не готов к поддержанию синфазной работы. В этом случае при отсутствии, сигнала на выходе блока 6 элемента НЕТ 7 оказыва5 ется открытым и тактовый сигнал распределителя 11 импульсов с его выхода проходит на вход первого накопителя 8 и сбрасывает счетную схему второго накопителя 9 в нулевое состояние. Однако из-за неготовности к работе первого накопителя 8 сигналы с выхода элемента НЕТ не проходят че рез первый накопитель 8 на элемент

ИЛИ 10, а следовательно, запуск распределителя 11 импульсов на прежних временных позициях не производится, т.е. устройство продолжает находиться в режиме поиска синхронизма и поиск фазирующих комбинаций осуществля- go ется на отличных от предыдущих времен- . ных позициях цикла.

Ясли на выходе блока 6 сигналы сформируются на одних и тех же позициях цикла Ъ раза подряд, то второй накопитель 9 заряжается и на его выходе формируется уровень сигнала синфазной работы. Таким образом, устройство переходит в режим синфазной работы..Теперь в случае искажения фазирующих комбинаций первый накопитель 8 вновь пропускает сигналы с выхода. элемента НЕТ 7 на элемент

ИЛИ 10, т.е. осуществляется запуск распределителя ll импульсов, а устройство работает в режиме поддержания синхронизма.

Формула изобретения

1. Устройство цикловой синхронизации, содержащее первый элемент И, регистр сдвига, выходы которого подключены к входам первого дешифратора, выход которого подключен к перво- 45 му входу второго элемента И, второй вход которого объединен с первыми входами первого элемента И, элемента

НЕТ и первым входом распределителя импульсов, причем выход элемента НЕТ подключен к первому входу первого на. копителя, к второму входу которого подключен выход второго накопителя, а также блок выделения тактовой час-, тоты и кодовый разделитель, первый вход которого объединен с входами регистра сдвига и блока выделения тактовой частоты, первый выход кото504 4 рого подключен к первому входу распределителя импульсов, выходы которого подключены соответственно к входам кодового разделителя, о т л и— ч а ю щ е е с я тем, что, с целью повышения быстродействия и помехоустойчивости, в него введены второй дешифратор, блок проверки чередования кодов и элемент ИЛИ, выход которого подключен к второму входу распределителя импульсов, при этом входы второго дешифратора объединены соответственно с входами первого дешифратора, а выход второго дешифратора подключен к второму входу первого элемента И, выход которого подключен к первому входу блока проверки чередования кодов, к второму входу которого подключен выход второго элемента

И, а выход блока проверки чередования кодов подключен к первому входу элемента ИЛИ, третьему входу первого накопителя, второму входу элемента

НЕТ, а также к первому входу второго накопителя, к .второму и третьему входам которого подключены соответственно выход элемента НЕТ и первый выход первого накопителя, второй выход которого подключен к второму входу элемента ИЛИ, причем второй выход первого накопителя и выход второго накопителя подключены к соответствующим входам кодового разделителя.

2, Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок проверки чередования кодов содержит элемент ИЛИ и две цепи, каждая из которых состоит из последовательно соединенных триггера и элемента И, выходы каждого из которых подключены к первому входу триггера соответствующей цепи и первому и второму входам

l элемента ИЛИ, при этом второй вход триггера первой цепи подключен к второму входу элемента И второй цепи и является первым входом блока проверки чередования кодов„ а второй вход триггера второй цепи подключен к второму входу элемента И первой цепи и является вторым входом блока проверки чередования кодов.

3. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что второй .выход блока выделения тактовой частоты подключен к третьему входу блока проверки чередования кодов.

4. Устройство по п. 3, о т л ич а ю щ е е с я тем, что блок про"

Составитель Г. Лерантович

Редактор Л. Гратилло Техред Л.Сердюкова Корректор А. Зимокосов

Заказ 5140/58 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

II3035, Москва, Ж-35, Раушская наб., д.. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

7 1 верки чередования кодов содержит элемент ИЛИ и две цепи, каждая из которых состоит из последовательно соединенных триггера, первого элемента И и второго элемента И, выходы каждого из которых подключены к первым входам триггеров соответствующей цепи, при этом выходы первых элементов И каждой цепи подключены к первому и вто- рому входам элемента ИЛИ, причем вто.рой вход триггера первой цепи подклю259504 8 чен к второму входу первого элемента И второй цепи и .является первым входом блока проверки чередования кодов, а второй вход триггера второй цепи подключен к второму входу первого элемента И первой цепи и явля" ется вторым входом блока проверки чередования кодов, третьим входом которого являются объединенные вто

10 рые входы вторых элементов И каждой цепи.