Устройство для синтаксического контроля программ микропроцессорной системы

Устройство для синтаксического контроля программ микропроцессорной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем. Цель изобретения - повыпение достоверности контроля за счет выявления синтаксически некоррективных процедур. Устройство содержит блок постоянной памяти, выходной регистр, дешифратор, блок элементов индикации, шифратор, мультиплексор иК8 -триггер. Устройство подключено к шинам адреса и управле ния контролируемой микропроцессорной системы, выход сигнала синтаксической ошибки устройства подключен к входу запроса прерывания контролируемой микропроцессорной системы . 1 ил., 3 табл. (Л С

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (so 4 С 06 F 11/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н AST0PGH0IVIY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3869237/24-24 (22) 07.03.85

:(46) 30.09.86. Бюл. У 36 (71) Андроповский авиационный .технологический институт (72) М.А. Гладштейн, В.М. Комаров, Н.А. Шубин и В.В. Тверецкий (53) 681 .3(088.8) (56) Длс. Коффрон. Технические средства микропроцессорных систем. M.:

Мир, 1983.

Авторское свидетельство СССР

У 807299; кл. С 06 F 11/00, 1978, „SU„„1 0960 А 1 (54) УСТРОЙСТВО ДЛЯ СИНТАКСИЧЕСКОГО

КОНТРОЛЯ ПРОГРАММ МИКРОПРОЦЕССОРНОЙ

СИСТЕМЫ (57) Изобретение относится к вычислительной технике и мошет быть ис-: пользовано при построении надехных микропроцессорных систем. Цель изобретения - повышение достоверности контроля за счет выявления синтаксически некоррективных процедур.

Устройство содершит блок постоянной памяти, выходной регистр, дешифратор, блок злементов индикации, шифратор, мультиплексор и RS -триггер. Устройство подключено к шинам адреса и уп. равления контролируемой микропроцессорной системы, выход сигнала синтаксической ошибки устройства подключен к входу запроса прерывания контролируемой микропроцессорной системы. 1 ил., 3 табл.

1260960

Типовая микропроцессорная система с тремя шинами имеет следующие сигналы в составе шины управления: чтение памяти ЧТ, запись в память ЗП; ввод ВВ,.вывод ВЫВ, загрузка в стек

3СТ; извлечение иэ стека ИСТ; чтение первого байта команды И1.

При этом предполагается, что эти сигналы стробированы с6ответствующими строб-сигналами микропроцессора

"Прием" (0ВТИ) тли "Запись" (ИК).

В общем случае микропроцессорная система содержит постоянную память (ПЗУ), оперативную память (ОЗУ) и устройства ввода-вывода (УВВ). На

55

Изобретение относится к вычислительной технике и может быть использовано при построении надежных микропроцессорных систем.

Цель изобретения - повышение до- 5 стоверности контроля программ в процессе их выполнения.

На чертеже представлена функциональная схема устройства для синтаксического контроля программ микропроцессорной системы.

Устройство для синтаксического контроля программ микропроцессорной системы содержит (фиг. 1) блок постоянной памяти 1, выходной регистр

2, дешифратор 3, блок 4 элементов индикации, шифратор 5, RS -триггер 6, мультиплексор 7, выход ошибки 8 устройства, шину управления 9 контролируемой микропроцессорной системы, шину адреса 10 контролируемой микропроцессорной системы, вход сброса 11 устройства.

Все блоки предлагаемого устройства являются стандартными и легко реализуются на интегральных микросхемах, например серии К155.

Устройство работает следующим образом.

Устройство обеспечивает синтак- 30 сический контроль программ наиболее распространенной микропроцессорной системы с тремя шинами: шиной адреса, шиной данных и шиной управления. В процессе работы входы ад- з$ реса 10 устройства подключаются к старшим разрядам адресной шины ми,кропроцессорной системы, входы управления 9 — к шине управления, выход сигнала синтаксической ошибки 8 - к входу за- 4р пр оса пр ерывания микропроцессора, а вход сброса 11 - к цепи сброса микропроцессора. стадии программирования программист распределяет зону адресного пространства микропроцессора и закрепляет эа каждым из устройств системы определенную адресную зону.

Для обращения к конкретному устройству микропроцессор формирует на шине адреса соответствующий код, обеспечивающий активацию выбранного устройства. При этом, для упрощения селекции выбираемого устройства распределение адресов осуществляется таким образом, чтобы по старшим разрядам адреса можно. было бы определить устройство, к которому осуществляется обращение. Пусть, например, для идентификации выбираемого устройства системы использовано 5 разрядов адреса А„, А„, А,, А, А„ и зоны адресного пространства

11 распределены в соответствии с табл.1.

При таком составе контролируемой микропроцессорной "истемы устройство, к которому осуществляется обращение, может быть указано двухразрядным кодом. Перекодирование входного многоразрядного кода на старших разрядах шины адреса в код, указывающий тип выбираемого устройства, осуществляется блоком постоянной памяти 1. Для этого в нем по соответствующим адресам хранятся коды устройства микро. процессорной системы. Пусть код

ПЗУ-01, код ОЗУ-10, код УВВ-11 а код неиспользованной зоны — 00. Тогда в блоке постоянной памяти 1 долж" ны храниться коды в соответствии с табл. 2.

Таким образом, при обращении микропроцессора Ю какому-либо конкретному устройству системы на выходах блока постоянной памяти 1 формируется соответствующий код и мультиплексор 7 выбирает соответствующий информационный вход, подключенный к одному из выходов шифратора 5. Шифратор 5 должен обеспечивать кодирование синтаксически некорректных ситуаций, например, в соответствии с табл. 3.

Каждый разряд выходного кода шифратора 5 соответствует устройству микропроцессорной системы, а единицы в нем соответствуют некорректным входным сигналам для этого устройства.

Например, разряд У, соответствует ПЗУ и некорректными входными сигналами для него являются ЗП, ВВ, ВЫВ, ЗСТ, 12бОо60 к которому должно производиться обращение. Благодаря этому, среди информационных входов мультиплексора 7 выбирается тот, который связан с соответствующим выходом шифратора 5. При некорректной ситуации, т.е, когда адресу не соответствует состояние входов управления 9, на соответствующем выходе шифратора 5 и выбранном входе мультиплексора 7 появится импульс и он пройдет на5 i-вход RS "òðèãгера б. Последний перейдет в состояние логической единицы, сигнал которой поступит на выход синтаксической ошибки устройства 8. Одновременно этот импульс поступит на вход синхронизации выходного регистра 2.

Благодаря этому в него будет записан код устройства микропроцессорной системы, к которому произошло некорректное обращение. Этот код будет декодирован дешифратором 3, и в блоке элементов индикации будет высвечен соответствующий элемент, свидетельствующий о том, что произошла синтаксическая ошибка определенного типа (например, красного цвета).

Так например, при попытке извлечения команды из зоны ОЗУ на выходе блока постоянной памяти 1 будст согласно табл. 2, установлен код 10> и, соответственно, будет выбран вход мультиплексора 7, связанный с выходом У шифратора 5 (2„О = 10 ), Согласно табл. 3 сигнал М1, поступивший на вход шифратора 5, при извлечении команды пройдет на выход шифратора У> и через мультиплексор 7 поступит на Я -вход -триггера б, что приведет к установке его в состояние логической единицы и выдаче активного сигнала на выход синтатической ошибки устройства 8. Этот же сигнал с выхода мультиплексора 7 запишет в выходной регистр 2 код 10, и дешифратор 3 выберет и засветит третий сверху элемент индикации блока элементов индикации 4. Этот элемент можно назвать "Синтаксическая ошибка при обращении к ОЗУ".

Кроме световой индикации, благодаря связи выхода синтаксической ошибки 8 со входом запроса прерывания микропрессорной системы, возникает прерывание текущей программы и уход микропроцессорной системы на программу обработки прерывания по синПри исполнении процессором микро- 35 процессорной системы программы. в результате сбоя или отказа его элементов возможны выборка или исполнение синтаксически некорректных команд. К таким ситуациям относится 40 попытка извлечения команды из 30Hbl оперативной памяти в результате сбоя программного счетчика процессора, попытка записи числа в зону ПЗУ в результате отказа одного из разрядов 45 шины данных и искажения адреса в коканде с прямой адресацией и т.п.

Некорректным является также любое обращение к неиспользуемой,зоне адресного пространства. 50

В случае появления указанных синтаксических искажений. работа устройства описывается следующей последовательностью событий.

Блок постоянной памяти 1 устанав >> ,ливает на управляющих входах мультиплексора 7 код соответствующего устройства микропроцессорной системы, ИСТ. Для неиспользованной зоны адресного пространства любой управляющий сигнал будет некорректным. При нормальной работе микропроцессорной системы исполняемые команды синтакси- 5 чески корректны, поэтому на выходе шифратора 5 и на выходе мультиплексора 7 будет постоянный уровень логического нуля. Это связано с тем, что на управляющих входах мультиплек-1О сора 7 блок постоянной памяти 1 устанавливает код устройства, к которому идет обращение, и выбирается соответствующий информационный вход мультиплексора 7. Последний подключен к соответствующему выходу шифратора

5 (табл. 2), где закодированы только некорректные обращения (табл. 3). Поскольку на выход мультиплексора 7 сигнал не наступает, выходной регистр2О

2 остается в обнуленном состоянии, которое было установлено при сбросе микропроцессорной системы через вход сброса 11 устройства. Нулевой код с выхода выходного регистра 2 поступает на вход дешифратора 3, в результате чего на его выходе 0 устанавливается активный потенциал. Этоприводит к засветке соответствующего элемента индикации блока элементов виндикации 4, свидетельствующего о синтаксически правильной работе процессора (например, зеленого цвета).

Таблица 1

Распределение адресного пространства

Адрес

ПЗУ

ОЗУ

Не использовано

УВВ ф 12609 таксической ошибке. Программа обработки прерывания по синтаксической ошибке может предусматривать восстановление процесса, нарушенного сбоем может иметь диагностический характер (выявление причин ошибок) или, в простейшем случае, обеспечивать останов нарушенного процесса. В силу аппаратурных отказов или сбоя триггера разрешения прерывания микро- 10 процессорная система может и не сре- . агировать на запрос прерывания, однако и в этом случае свечение индикаторов блока элементов индикации 4 подскажет оператору причину синтаксических ошибок.

После устранения причин, вызвавших синтаксическую ошибку, оператор микропроцессорной системы может, нажав кнопку сброс, вновь запустить . 2б программу сначала, при этом выходной регистр 2 и RS -триггер 6 будут установлены в нулевое исходное состояние.

q:ор мула из обр ет ения >5

Устройство для синтаксического контроля программ микропроцессорной системы, содержащее блок постоянной памяти, выходной регистр, дешифратор ЗО

A А А, А,, A„, 60 d и блок элементов индикации, причем выход блока постоянной памяти соединен с информационным входом. выходного регистра, выход которого соединен с входом дешифратора, о т л и ч а ющ е е с я тем, что, с целью повышения достоверности контроля программ в процессе их выполнения, оно содержит шифратор, мультиплексор и Й$ — . триггер, причем вход шифратора подключен к управляющей шине контролируемой микропроцессорной системы, выход шифратора соединен с информационным входом мультиплексора, управляющий вход которого соединен с выходом блока постоянной памяти, вход которого подключен к адресной шине контролируемой микропроцессорной системы, выход мультиплексора соединен с S --входом и -триггера и входом синхронизации выходного регистра, вход сброса устройства соединен с Й -входом RS -триггера и входом сброса выходного регистра, группа выходов де шифратора соединена с группой входов блока элементов индикации, выход

RS-триггера является выходом ошибки устройства и подключен к входу запроса прерывания контролируемой микропроцессорной системы.

Устройства микропроцессорной системы

12609б0

«T,à б л н ц а 2

Кодовые соотношения устройства

Тип. устройства системы

Код на входах адреса 10

Код на выходе постоянного запоминающего устройства 1

О 1

0 О О О 0 ПЗУ

О 1 1 1 1

1. О О 0 О ОЗУ

0.1

1 О

1 О 1 0 1

1 0

О 0

0 1 1 О

О О

1 1 1 1 0

1 1 1 1 1 УВВ

Таблица 3

Таблица истинности шифратора 5

Выходные сигналы шифратора 5

* 1

Входные сигналы шифратора 5

TJl

l "l"

ЧТ ЗП ВВ ВЫВ ЗСТ ИСТ М1

О

О

О О

О 0 0

1 О

О 0 О 1

О О О О

0 О

О 0

О

О О

1 О

О 1

О 0

О О

0 О

О О

О О

1 О

О 1

О О

О 0

О 0

О О

О О

Выбираемый информационный вход мультиплексора 7

1260960

Составитель Д. Ванюхин

Техред Л.Олейник Корректор E. Сирохман

Редактор Т. Парфенова

Заказ 5233/50 Тираж 671

ВИИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская. наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4