Устройство для определения момента разладки случайных процессов

Устройство для определения момента разладки случайных процессов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для аппаратурного анализа случайных процессов в системах сбора и обработки информации. Цель изобретениярасширение функциональных возможностей за счет определения момента разладки для многомерных случайных процессов . Для этого в устройство введены ш блоков сортировки, k квадраторов , k реверсивных счетчиков, дешифратор и блок управления. Устройство позволяет перейти к исследованию реализаций многомерных случайных процессов , согласованно учитывая информашло об изменении вероятностных характеристик , содержащихся в поведении отдельных компонент, определять более широкий класс моментов разладки , в частности, не проявляющихся в поведении первых моментных функций (среднего, дисперсии и др.) входных процессов. 6 ил,. 1 табл. о (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) Af (ag 4 С 06 F 15/36

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3869807/24-24 (22) 19.03.85 (46) 30.09.86. Бюл. У 36 (71) Киевское геофизическое отделение Украинского научно-исследовательского геологоразведочного института (72) Е.И.Каплан и Б.И.Каплан (53) 681.333(088,8) (56) Авторское свидетельство СССР (940176, кл; С 06 F 15/36, !982.

Авторское свидетельство СССР

9 881767, кл. G 0 . F 15/36, 1981. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ MOMEH$A РАЗЛАДКИ СЛУЧАЙНЫХ ПРОЦЕССОВ (57) Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для аппаратурного анализа случайных процессов в системах сбора и обработки информации. Цель изобретениярасширение функциональных возможностей эа счет определения момента разладки для многомерных случайных процессов. Для этого в устройство введены ш блоков сортировки, k квадраторов. k реверсивных счетчиков,,дешифратор и блок управления. Устройство позволяет перейти к исследованию реализаций многомерных случайных процессов, согласованно учитывая информацию об изменении вероятностных характеристик, содержащихся в поведе— нии отдельных компонент, определять более широкий класс моментов разладки, в частности, не проявляющихся в поведении первых моментных функций (среднего, дисперсии и др.) входных процессов, 6 ил. 1 табл.

1260973

Изобретение относится к специализированным средствам вычислительной техники и может быть использовано для аппаратурного анализа случайных процессов в системах сбора и обработ- 5 ки информации.

Цель изобретения — расширение функциональных возможностей путем определения момента разладки для многомерных случайнь!х процессов.

В устройстве на выходе сумматора определяются текущие значения индикаторной функции где а «а ... а — разбиение оси

7 Ке значений !-й ком20 поненты процесса; г Г m eee е„„,е =еее, Е, е- " ееРе„,->р .,1 непересекающиеся области фазового

25 пространства R

k=(k,+1)х...x(k„+1), — общее число таких областей,е !! ", " — количество попаданий в область Аее

)е" е п1 значений процесса, наблюдаемых соответственно в левой (!-1

Этим обеспечивается последовательный анализ различия многомерных эмпирических распределений исследуемого проце,сса. Моменту разладки соответствует положение максимума в последовательности S, . Для исключения случайных колебаний в ряду S; его значения сглаживаются и затем принимается решение о наличии экстремума, На фиг. 1 представлена функциональная схема устройства; на. фиг. 2 схема блока управления ; на фиг. 3 схема преобразователя кода на фиг. 4 — схема шифратора на фиг. 5— схема интерполятора на фиг, 6 — схема блока определения экстремума.

Устройство для определения момента разладки содержит сумматор 1, интерполятор 2, блок 3 определения экстремума, m блоков сортировки 4, информационные входы 5 устройства, дедешифратор 6, Е квадраторов 7, k реверсивных счетчиков 8, блок 9 управления, управляющие связи 10-13, выход

14 устройства.

Блок 4 состоит из входного регистра 15, мультиплексора 16, шифратора

17, регистра 1Я, группы компараторов

19 и связей 20, 12 и 21.

Блок 9 управления содержит генератор 22 импульсов, счетчики 23 и 24 по модулю R, счетчик 25 адреса, счетчик 26 по модулю L, триггеры 2729, элемент ИЛИ 30, элементы И 31-33, одновибратор 34, элементы 35-39 задержки и вход 40 начальной установки.

Дешифратор кода состоит из регистра 41, группы из (m-1) умножителей 42, сумматора 43 и дешифратора 44.

1!1ифратор 17 содержит инверторы 45 и 46, элементы И-HE 47-49 и элемент

ИЛИ-HE 50.

Интерполятор 2 образуют регистр

51, сумматор 52 и делитель 53 на три.

Блок определения экстремума 3 содержит регистр 54, компаратор 55, двоичный счетчик 56 и регистр 57.

Устройство работает следующим образом.

Перед началом работы на вход 40 начальной установки блока 9 управления подается импульс высокого уровня, под действием которого счетчики

23-26 и триггеры 27-29 устанавливаются в нулевое состояние.На инверс-ном выходе триггера 27 устанавливается высокий уровень напряжения и импульсы с выхода генератора 22 через элемент И 32 поступают на С-входь! входных регистров 15 блоков 4 сортировки. По этим сигналам происходит заполнение регистров 15 от- . счетами входного процесса, поступающими на входы устройства 5. После того, как генератор 22 сформирует импульсов, на выходе счетчика 23 появляется высокий уровень, который переводит триггер 27 в единичное состояние, При этом прекращается поступление импульсов на выход элемента И 32, а на выходе элемента И 31 появляются импульсы, которые поступают на С-входы счетчиков 24 и 26 и через элемент И 33 на С-вход счетчика 25 и входы элементов 35 и 36 задержки. С каждым импульсом, поступающим на С-вход, счетчик 25 адреса формирует очередной адрес для мультиплексоров 16 блоков .4, в результате чего на первые входы компараторов 19 поочередно поступают отсчеты, записанные в регистрах 15;

Элемент 35 задержки обеспечивает прохождение импульсов на управляющие входы компараторов 19 с задержкой, необходимой для срабатывания мульти- 5 плексоров 16, выбирающих из регистров 15 очередные значения. Компараторы 19 сравнивают отсчеты компонент процесса, поступающие на их первые входы, с границами интервалов а„,, Ту предварительно записанными в регистрах 18. Таким образом, код на выходах компараторов 19 i-ro блока 4 соответствует положению текущего отсчета i-й компоненты входного процес- <5 са на числовой оси. 1Чифратор 17 i-го блока 4 преобразует поступающий на его входы код в двоичный согласно следующей таблице истинности.

20 т

Л! )<<2 (ДЗ ... П, )ОР ... 02 01!

? 60<<73 4 значения F,,......,,l умноженные на г< содержимое соответствующих ячеек ре- Г гистра 41, в котором хранятся значения (, +1),(k,+!) i1,+1),...,(k,+1)

>(k<+1 } x... x (k„,+1) . На вход дешиАратора 44 поступает двоичный код, отвечавший значению Ь(2,, 3z,..., 1,„)=

Р +Р !k +1)+ +Р Г! (k +1) од нозначно определяющий область А

1< " л< которой принадлежит текущий отсчет многомерного входного процесса . Н а соответствующем выходе дешифрато р а

4 4 появляется сигнал разрешающий работу своего реверсивного счетчика

8 ° Н а С-входы р е в ерсив ных счетчиков

8 поступают сигналы с выхода эл ем ент а 3 6 задержки, который задерживает импульсы н а время, необходимое дл я срабатывания к омп ар а т ор о в 1 9, шифраторов 1 7 и дешифр а т о р а 6 .

О О О ... О О ... О 0

1 О О ... О О ... О

1 1 О ... О О ... 1 0

1 1 1 ... О О ... 1

1 1 1 ... 1 1 ... 1 1

П р и м е ч а н и е: k - количе1 ство границ а,, хранящихся в регистр< ре 18; P, — минимальное целое число, удовлетворяющее соотношению 2 «>!k +l), (таблица соответствует случаю равенства)..

Пример реализации таблицы истинности для М;=4, Р; =3 приведен на фиг. 4.

Коды с шифраторов 17 блоков 4 по- 45 ступают на дешифратор 6, который

1 каждой комбинации двоичных кодов

P.. .., щ ставит в соответствие номер области A < в виде выдачи разрешающего сигнала на один из ре- 50 версивных счетчиков 8, число которых k=(k,+1)x...x(k„+1) равно общему количеству таких областей.

Выходной сигнал дешифратором 6 формируется следующим образом. 55

На первый вход сумматора 43 поступает код В, с выхода первого блока

4, на входы с 2-го по<11-й поступают

Таким образом, для каждого многомерного отсчета, хранящегося в регистрах 15, изменяется содержимое одного из реверсивных счетчиков 8, причем для отсчетов, соответствующих левой части окна, содержимое счетчиков увеличивается на единицу, а для правой части — уменьшается на единицу, Это достигается тем, что после поступления L-го импульса на вход счетчика 26 триггер 29 устанавливается в единичное состояние, изменяя сигнал на входах «+! реверсивных счетчиков 8. После того, как на вход счетчика ?4 поступает R-й импульс, триггер 28 устанавливается в единичное состояние, дальнейшее прохождение импульсов на выход элемента И 33 прекращается (все R отсчетов в регистрах 15 перебраны) и на выходы одновибратора 34 формируется импульс, разрешающий сумматору 1 произвести сложение квадратов содержимых реверсивных счетчиков 8 и получить на выходе величину S;. Элемент 37 задержки обеспечивает срабатывание сумматора I после завершения переходных процессов в устройстве и появления на выходах квадраторов 7 окончательных значений. С выхода элемента 39 задержки на второй вход интерполятора 2 поступает импульс, разрешающий прием информа ции с выхода сумматора 1. На выходе элемента задержки 38 формируется импульс, разрешающий работу блока 3 определения экстремума.

Предустановка блока 9 управления для организации записи очередного отсчета и анализа обновленной выборки ,производится импульсом„ поступающим с выхода однонибрятора 34 на вход

5 счетчика 23 и второй вход элемента ИЛИ 30, в результате чего счетчик

23 устанавливается в единичное, а счетчики 24-26 и триггеры 29-27 — в нулевое состояния. Первый импульс с 10 выхода генератора 2? вызывает появление на выходе счетчика 23 импульса высокого уровня. Следовательно, описанный выше цикл работы устройства повторяется вновь с тем отличием„ что в регистры 15 записывается один новый отсчет входного процесса (происходит сдвиг скользящего окна), Импульсы, обеспечивающие сдвиг регистра 15, поступают также на -входы реверсивных счетчиков 8, вызывая их обнуление перед каждым новым циклом.

Компярятор 55 блока 3 определения экстремума сравнивает каждое новое значение, поступающее на первый вход блока, с содержимым регистра 54, где хранится максимальное из предыдущих значений входного ряда. В случае регистрации экстремума по сигналу компараторя 55 в регистр 54 заносится новое значение, а в регистр 57 — содержимое счетчика 56, осуществляющего подсчет числа обработанных входных значений. В результате в регистре 57 записывается порядковый номер максимального значения в сглаженной последовательности S; соответствующее моменту разладки входного процесса.

Формула изобретения

1. Устройство для определения момента разладки случайных процессов, содержащее сумматор, интерполятор,, блок определения экстремума, информационный вход которого соединен с выходом интерполятора, информационный вход которого подключен к выходу сумматора, отличающееся

Интерполятор 2 обеспечивает сглаживание значений S . На фиг, 5 приведен пример реализации простейшего осреднения по трем точкам. Сумматор

52 выдает через делитель 53 на выход интерполятора 2 текущее среднее значение S;, поступающее в регистр 51

1260Я73 Ь тем, что, с целью расширения функциональных возможностей путем определения момента разладки для многомерных случайных процессов, в него введены ш блоков сортировки, k квядряторов, k реверсивных счетчиков, дешифратор, блок управления, содержащий счетчик адреса, однавибрятор, счетчик по модулю L, счетчики по модулю В, триггеры, элементы И, элементы задержки, элемент ИЛИ, генератор,импульсов, выход которого соединен с первыми входами первого и второго элементов И и входом синхронизации первого счетчика по модулю R выход которого подключен к входу установки в единицу первого триггера, инверсный и прямой выходы которого соединены соответственно с вторым входом первого элемента И и вторым входом второго элемента И, выход которого подключен к входам синхронизации второго счетчика по модулю R„ счетчика по модулю L и первому входу третьего элемента И, второй вход которого объединен с инверсным входом одновибратора и соединен с инверсным выходом второго триггера, вход установки в ноль которого объединен с входами установки в ноль первого и третьего триггеров, второго счетчика по модулю н, счетчика по модулю счетчика адреса и подключен к выходу элемента ИЛИ, первый вход которого объединен с входом установки в ноль первого счетчика по модулю R и является входом начальной установки устройства, входы первого и второго элементов задержки объединены с входом синхронизации счетчика адреса и соединены с выходом третьего элемента И, входы третьего, четвертого, пятого элементов задержки, вход установки в единицу первого счетчика по модулю R и второй вход элемента

ИЛИ объединены и подключены к выходу одновибратора, выходы второго счетчика по модулю R и счетчика по модулю соединены соответственно с входами установки в единицу второго и третьего триггеров, выход первого элемента

И подключен к входу синхронизации

1-го блока сортировки, (1=Т-ш), тактовый .вход которого соединен с выходом первого элемента задержки., вход. второго элемента задержки подключен к входам синхронизации реверсивных счетчиков, выходы управления реверсом которйх соединены с прямым выхо7 12609 дом третьего триггера, выход счетчика адреса подключен к адресному входу блока селекции отсчетов, выход третьего элемента задержки соединен с входом синхронизации сумматора j-й

Ф

5 (J=1-k) информационный вход которого подключен к выходу J ãî квадратора, первый и второй входы которого соединены с выходом j-го реверсивного счетчика, вход разрешения счета кото- 10 рого подключен к j-му выходу дешнфратора> i-й вход которого соединен с выходом i -го блока селекции, выходы сброса реверсивных счетчиков подключены к выходу первого элемента

И, вход синхронизации интерполятора подключен к выходу пятого элемента задержки, выход четвертого элемента задержки соединен с входом синхронизации блока определения экстремума, выход блока определения экстремума является выходом устройства, информационный вход l — го блока селекции отсчетов является i -и

73 пнс -ормационным входом устройства.

2, устройство по п. 1, о т л ич а ю m е е с я тем, что блок сортировки содержит входной регистр, мультиплексор, регистр, k компараторов, шифратор, j-й вход шифратора соединен .с выходом j-ro компаратора, первые входы компараторов объединены и подключены к выходу мультиплексора, второй вход -ro компаратора соединен с 3-м выходом регистра, вход синхронизации объединен и подключен к тактовому входу блока сортировки, адресный вход которого соединен с адресным входом мультиплексора, J-й информационный вход ко oporo- roäêãïî÷åí к )-му выходу входного регистра, информационный вход которого соединен с информационным входом блока сортировки, выход шифратора подключен к выходу блока сортировки, вход сйнхронизации которого соединен с входом синхронизации второго регистра.

Фиг.! 1260973

@12. 5

1260973

Редактор Л.Пчелинская Техред М.Ходанич Корректор Л.Пилипенко.

Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 5234/51

Производственно-полиграфическое предприятие, r. Ужгород,ул. Проектная, 4