Многоканальный коммутатор

Многоканальный коммутатор

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области телемеханики и может использоваться в автоматизированных системах контроля и управления многопараметрическими объектами. Цель изобретения - упрощение и повышение быстродействия. Это достигается новым способом представления исходных данных в блоке памяти. С этой целью все коммутируемые каналы с одинаковой частотой опроса объединены в группы, каждая из которых формирует соответствующий ей подкадр информации, повторяющийся с частотой опроса этой группы. Каждой структуре подкадра ставится в соответствие код маски, причем число кодов масок равно количеству различных частот опроса. Коды всех масок записываются в блок памяти. Поиск опрашиваемого канала для каждой позиции кадра заключается в последовательном считывании разрядов масок, соответствующих этой позиции. I з.п. ф-лы, 6 ил. $ ю о со со оо

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК ш 4 G 08 С 19/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3868165/24-24 (22) 15.03.85 (46) 30.09.86. Бюл. № 36 (72) В. М. Антонов, Е. В. Олеринский, Б. П. Шурчков и Н. Н. Яцюк (53) 621.398 (088.8) (56) Авторское свидетельство СССР № 809291, кл. G 08 С 19/16, 1981.

Авторское свидетельство СССР № 612406, кл. Н 03 К 17/00, 1978. (54) МНОГОКАНАЛЬНЫЙ КОММУТАТОР (57) Изобретение относится к области телемеханики и может использоваться в автоматизированных системах контроля и управления многопараметрическими объектами.

„„SU„„1260993 А1

Цель изобретения — упрощение и повышение быстродействия. Это достигается новым способом представления исходных данных в блоке памяти. С этой целью все коммутируемые каналы с одинаковой частотой опроса объединены в группы, каждая из которых формирует соответствующий ей подкадр информации, повторяющийся с частотой опроса этой группы. Каждой структуре подкадра ставится в соответствие код маски, причем число кодов масок равно количеству различных частот опроса. Коды всех масок записываются в блок памяти. Поиск опрашиваемого канала для каждой позиции кадра заключается в последовательном считывании разрядов масок, соответствующих этой позиции. 1 з.п. ф-лы, 6 ил.

1260993

Изобретение относится к телемеханике и может быть использовано в автоматизированных системах контроля и управления многопараметрическими обьектами, а также в средствах программного опроса каналов с автоматическим выбором порядка опроса.

Цель изобретения — - упрощение и повышение быстродействия.

На фиг. 1 представлен полный кадр информации и подкадры с различной частотой опроса; на фиг. 2а — коды масок для подкадров всех частей опроса; на фиг. 2б — план размещения масок в кадре; на фиг. 2в — нумерация разрядов масок; на фиг. За — таблица соответствия позиции кадра и номеров опрашиваемых каналов; на фиг. Зб — таблица кодирования разрядов масок; на фиг. 4 — таблица последовательного считывания разрядов масок, записанных в блок памяти; на фиг. 5 — функциональная схема коммутатора; на фиг. 6 — таблица алгоритма работы коммутатора.

Коммутатор содержит счетчик 1, блок 2 памяти, регистр 3 сдвига, группу элементов И 4, сумматор 5, элемент И 6, дешифратор 7, блок 8 управления.

Блок 8 управления состоит из элемента HE 9, элементов И 10 и I l, элементов 12 и 13 задержки, триггера 14.

Циклический кадр, формируемый коммутаторами опроса, представляет собой совокупность (набор) сообщений каналов с различной частотой опроса. Каждое сообщение кадра является результатом опроса соответствующего канала.

Частоты опроса каналов в кадре соотносятся как 1:2:4 и т. д.

Для каждого сеанса опроса набор каналов и их распределение в кадре априорно известны. На основе этого производится программирование для программноперестраиваемых коммутаторов. Различие каналов по частотам опроса позволяет интерпретировать кадр соответствующими подкадрами.

На фиг. 1 приведен кадр информативностью /=32 сообщений. В кадре размещаются сообщения 14 каналов (K i— К ) с частотой опроса f — — 1,5 каналов (К1—

К ) с частотой опроса f =2 и 2 каналов (Ki, К ) с fr=4.

Для кадра информативностью Q максимально возможное число каналов высшей опросности Q/f axc а максимальное число самых низкоопросных — Q/ „„„(ïðè f =1 их число равно Q).

Размещение на любой позиции кадра канала с любой частотой опроса позволяет формировать кадры самой различной структуры.

Для любой структуры кадра распределение каналов с какой-либо частотой опроса в «своих» подкадрах можно представить в виде разрядных позиционных масок, 5

15 гю

55 ъ где «1» означает наличие канала, «О» — отсутствие. На фиг. 2а применительно к каналам кадра фиг. 1 представлены маски для подкадров всех частот опроса. Если маски разместить так, как показано на фиг. 2б и спроецировать их на позиции кадра, то каждой позиции будет соответствовать только одна «1» в какой-либо одной маске. Если затем разряды всех масок пронумеровать в возрастающем порядке (фиг. 2в), а сами маски рассматривать как исходные данные для программного коммутатора, то поиск опрашиваемого канала для каждой позиции кадра будет заключаться в последовательном просмотре разрядов масок соответствующих этой позиции. При обнаружении в какой-либо маске «1» опрашивается канал с номером, равным номеру данного разряда. На фиг. За показано соотношение позиции кадра и номеров опрашиваемых каналов для исходных данных фиг. 2в. Если теперь маски зафиксировать в одноразрядной памяти (фиг. Зб), то последовательный просмотр соответствующих разрядов будет осуществляться в порядке считывания по адресам согласно фиг. 4.

Счетчик 1 предназначен для фиксации синхроимпульсов кадра. Число, формирующееся на счетчике, является номером позиции кадра. Число младших разрядов соответствует размеру маски самых высокоопросных каналов. Младшие разряды подаются на сумматор 5 непосредственно, старшие разряды — через элементы И 4. Перед началом формирования кадра состояние счетчика 1 — 1.

Блок 2 памяти предназначен для хранения масок каналов. Маски размещаются в памяти последовательно (в соответствии с фиг. Зб). Память одноразрядная.

Регистр 3 сдвига предназначен для образования последовательности констант 0—

О1, 0 — 011, 1 — 1 в цикле работы коммутатора. Число вырабатываемых констант равно числу старших разрядов счетчика 1. В начале каждого цикла регистр находится в состоянии 0 — О. Установка его в это состояние производится сигналом с выхода блока 2 памяти при считывании «1». Образование констант производится при помощи сигналов сдвига и установки младшего разряда в «1», поступающих соответственно с второго и первого выходов блока 8 управления. Выходы регистра соединены с соответствующими входами элементов И 4 и сумматора 5.

Сумматор 5 предназначен для образования адреса обращения к блоку 2 памяти в результате суммирования двух слагаемых.

Первое слагаемое представляет собой композицию младших разрядов счетчика 1, поступающих непосредственно, и старших разрядов счетчика, коммутируемых через элементы И 4 константой с регистра 3 сдвига.

Вторым слагаемым является константа с

1260993 импульсов, поступающих на третий вход блока 8 управления.

Очередной цикл поиска начинается с поступления очередного синхроимпульса на вход счечтика 1 и на второй вход блока 8 управления. При этом на счетчике фиксируется номер очередной позиции кадра, а триггер 14 взводится и на его выходе появляется разрешающий потенциал, поступающий на второй вход элемента И 10.

В дальнейшем работа коммутатора в цикле поиска происходит потактно.

Такт 1. Такт начинается с момента появления на выходе элемента И 10 первого

40 тактового импульса в цикле. Тактовый импульс воздействует на второй вход блока 2 памяти, в результате чего в последнем за- 45 пускается циклограмма «Чтение». Поскольку регистр 3 сдвига находится в состоянии

0 — 0 и на выходах всех элементов И 4 имеют место «О», то результатом суммирования, а следовательно, и адресом памяти является состояние младших разрядов счет- 50 чика 1. По этому адресу из памяти считывается состояние соответствующего разряда маски каналов с высшей частотой опроса. Если это состояние «1», то адрес памяти (номер канала) транслируется через элемент И 6, фиксируется и дешифрирует- 55 ся дешифратором 7. Одновременно считанным сигналом «1» подтверждается состоя3 регистра 3 сдвига. Веса разрядов константы равны весам соответствующих старших разрядов счетчика 1. Если второе слагаемое равно 0 — О, то старшие разряды в образовании первого слагаемого не участвуют и результатом суммирования являет- 5 ся код младших разрядов счетчика 1.

Элемент И 6 предназначен для коммутации номера опрашиваемого канала (адреса памяти, по которому производилось обращение), если результатом считывания из памяти является «1». Коммутируемый номер канала с выхода элемента И 6 поступает на вход дешифратора 7.

Дешифратор 7 предназначен для дешифрации номера канала и выработки управляющего сигнала, поступающего на соот- !5 ветствующий датчик.

Блок 8 управления предназначен для выработки управляющих сигналов, поступающих на блок 2 памяти и регистр 3 сдвига.

Коммутатор работает следующим образом. 20

Исходной информацией для работы коммутатора являются маски, размещаемые в блоке 2 памяти.

Опрос очередного канала в кадре производится в результате выполнения коммутатором очередного цикла поиска этого канала.

Перед началом очередного цикла поиска регистр 3 сдвига находится в состоянии

0 — О, а на выходе триггера 14 имеется запрещающий потенциал, препятствующий прохождению через элемент И 10 тактовых ние «О» регистра 3 сдвига и восстанавливается исходное состояние триггера 14, запирающего элемент И 10. Поскольку сигнал на выходе блока 2 памяти присутствует длительное время (до следующего считывания), то появление разрушающего сигнала с выхода элемента 12 задержки не приводит к срабатыванию элемента И 11, поскольку на другом входе этого элемента присутствует запрещающий потенциал с инвертора НЕ 9. На этом выполнение цикла поиска канала заканчивается, Если состояние считанного разряда маски равно «О», то выдача адреса памяти не производится, триггер 14 состояния не меняет, а на выходе элемента НЕ 9 появляется разрушающий потенциал. Спустя время т| с момента обращения к памяти тактовый импульс появляется на выходе элемента 12 задержки, в результате чего срабатывает элемент И 11. Сигнал с выхода этого элемента действует на третий (сдвигаюший) вход регистра 3 сдвига. Но поскольку состояние регистра 0 — О, то после действия сдвигающего сигнала его состояние не меняется. Спустя время появляется сигнал на выходе элемента 13 задержки, в результате действия которого правый (младший) разряд регистра 3 сдвига принимает состояние «1».

В соответствии с новым состоянием 0 †сдвигающего регистра через соответствующий элемент И 4 транслируется состояние первого (младшего) из старших разрядов счетчика 1 на соответствующий вход сумматора 5. Поскольку первым слагаемым стало число О...bi а ...Qi, где а...Qi — значения младших разрядов; b — значение правого из старших разрядов счетчика 1, а вторым слагаемым — константа 0 — 01, на выходе сумматора 5 образуется адрес соответствующего разряда маски каналов следующей по величине опросности, по которому следует провести обращение к памяти.

На этом первый такт цикла поиска кончается.

Такт 2. Такт начинается с момента появления на выходе элемента И 10 второго тактового импульса, в результате чего из блока 2 памяти по адресу ((0„...0 bi а ...ai) = (O„...0 l i О,„...Oi) ) производится считывание необходимого разряда второй маски.

Если состояние считанного разряда «1», то номер канала транслируется через элемент И 6, фиксируется и дешифрируется дешифратором 7. Одновременно считанным сигналом «1» регистр 3 сдвига сбрасывается в состояние 0 — О, а триггер 14 принимает исходное состояние, запирая элемент И 10. Поскольку на выходе элемента НЕ 9 имеет место запрещающий потенциал, то при появлении разрушающего сигнала на выходе элемента 12 задержки элемент И 11 не срабатывает. На

1260993

S этом выполнение цикла поиска канала закан чи вается.

Если состояние считанного разряда «О», выдача адреса памяти не производится, триггер 14 состояния не меняет, а на выходе элемента НЕ 9 сохраняется разрешаюший потенциал. При появлении разрешающего потенциала на выходе элемента

l2 задержки срабатывает элемент И 11, в результате чего на третий (сдвигающий) вход регистра 3 сдвига поступает сигнал.

Состояние регистра становится 0...010.

Однако через время т2 сигнал с выхода элемента 13 задержки изменяет его на

0...011. В соответствии с новой констан» той через соответствующие элементы И 4 транслируются значения первого и второго правых из старших разрядов счетчика 1.

Поскольку слагаемыми теперь стали числа

О...ОЬгЬ!а...а и 0...011, результатом суммирования стал адрес необходимого разряда следующей (третьей) маски.

На этом второй такт цикла поиска

,"кончается.

Выполнение последующих тактов анало* гично.

Последний такт. Такт начинается с момента появления на выходе элемента И 10 последнего тактового импульса в цикле. В результате воздействия этого импульса из памяти считывается «1» и номер канала транслируется на дешифратор 7. Одновременно устанавливаются в исходные состояния регистр 3 сдвига и триггер 14.

На этом выполнение цикла поиска опрашиваемого канала заканчивается.

В йоследнем .такте всегда считывается

«1», поскольку из всех остальных масок сосчитались «0».

Формула изобретения

1. Многоканальный коммутатор, содержащий блок памяти, дешифратор, счетчик, вход которого является первым входом коммутатора, отличающийся тем, что, с целью упрощения и повышения быстродействия, в него введены сумматор, регистр сдвига, элемент И, группа элементов И и блок управления, первые выходы счетчика подключены к первым входам сумматора, выход которого соединен с первыми входами элемента И и блока памя ги, выход которого подключен к второму входу элемента И и к первым входам регистра сдвига и блоto ка управления, первыЙ и второй выходы которого соединены соответственно с вторым и третьим входами регистра сдвига, выходы которого подключены к соответствующим вторым входам сумматора и к первым входам соответствующих элементов И группы, выходы которых соединены с третьими входами сумматора, вторые выходы счетчика подключекы к вторым входам соответствующих элементов И группы, выход элемента И соединен через дешифратор с выходом коммутатора, первый вход которого подключен к второму входу блока управления, третий вход которого является вторым входом коммутатора, третий выход блока управления соеди нен с вторым входом блока памяти.

2. Коммутатор по п. l; отличающийся

2s тем, что блок управления содержит первый и второй элементы И, первый и втором элементы задержки, элемент НЕ и триггер, третий вход блока управления соединен с первым входом первого элемента И, выход которого является третьим выходом блока управления и через первый элемент задержки подключен к первому входу второго элемента И, выход которого является вторым выходом блока управления и через второй элемент задержки соединен с первым выходом блока управления, первый вход блока управления подключен к первому входу триггера и входу элемента НЕ, выход которого соединен с вторым входом второго элемента И, второй вход блока управления подключен к второму входу триггера, вы4О ход которого соединен с вторым входом первого элемента И. а < г з s в 7 в я вн г з яипч ягпг гггзг гзгвгггвгяздз а

Кадр кг кЯ

«г к

«г «j

« «j

zs „гв

Ф-а аадкадр и гд

3-й аадкадр ч

1-й падкадр д <г г-й аадкадр к, и, к, «j к/ «, «, «j «г

4Б 18 У гз г-й аадкадр о г з

Зд г

f-д аадкадр

K Yj Кз « КЗ ЗK g « и к к к к к

1 а 1 Оаад 000000д а маска каиыад сУ 2 ииклавтлажиыпвьъгаюпюююю г а о 0 о д 0 о о о о о д о < а f+ eo Яг10 а оЦ орЯ

00000 f of а а аf ooooof fof of тад

0 f 2 3 " 6 6 7 S g ои гд3 4ц юд7адагпгд22232426262728гю303д а наюп впхатвисипапнсп

Of г 3 4 5 6 7 и f 2 3 4 6 6 7 0 f г 3 4 5 в 7 0 t г 3 4 $ 8 7 о «а а о о а 0 а о п < о < aJi+ e+n uf+oQo+on o+ e o

В Я fO«f2fsf4fSfof7fofg202f2223S nfoff f2fsf4frrof7fafS202f2223

O00îof fof0f f0fof 0o0oof f0f о«of of

242526272В 29303f 32333435363738 394ОИ 4243 ИФХ46474В4УХКП52535ФХХ

0 У 2 3 " g 6 7 Ю fOff f2f3f4fgfof7 18fg202f 22+42326272029303f в

Фиг. 2

О П а «0 O r 0 f О O O O О Î < f 0 f O f г 0 0 < Маска каналаВ c =f ъ с» с» .ст с» к

M и о» с» номер пд ращения

«намялси

Ъ с» ъ .

» с » с» онер od щения

nauru с с с

Разряд маски

Рсзряд нсски

А дрес с ариш ения

Нснер калили

Номер канал с»

1 к с»

»: с» к п ааааа и 01ааа ппапп1

aa0ar0

001010 пааа« ап,arr опагаа

0а cr1a1

0 а1101

01«01 оп 0110

001«а

011 110

Z5 с» с» с за

0oor« оо««

2 з паппап

01папо

1àààîî

48

25. а о ооа1 а 00010

01аа10

1 пааео

П 00O11

01ааед

3, 11аага

50, Оаааее

2, ао«

Z7 и ап.«

51 ооо10а

aaorar 0

29 о1а1ое 0

1апгпг

I с» с» сс с» с» к сс с» с» »» X ксс» сс к И п аогro зо о 1011а

aaarrr

010111

1ao r»r

Фиг. 4 оаааоа оооап1 оааа10 ааоо11 оаа100 оо азог паа11о пап111

001ооа

001001 ап1ага 1

ПП10«

oorrао

oar 1 o1

Пае11П

oor1r 1 огаоаа агооа1

01пага

0100«

orarao агого1 аго11о ага«1 и а11оаа а

0«001

ar1or а о а«011

o1r 1aa о

01«п1

arr«a

011111

1аоааа

rao0ar а

r 0ÎÎr Î

1ao0rr

raoroo u

100101

1ПП«П П

1 ao«r

1огпаа

1 01001 о

1О101О О

roro1r о

r o1roa о

1o«or

1о1«а

1О1111

«паап

«ОПО1

«апга

«ао«

11oroo

«а101

«a«o a !

r orr1

1260993 10и 2. 5

22 з

Z3

А прес сприщения аопаоп

0 01000 и а 0001 аап010

001П1П

000011

001 011 ао orîî

ОП 0101 аа 11ar

1а1101 аао«а

ОО1«О

1а «1о о aar« аа«« апааоа аг оооо

11 Паап по апа1 оаао1п

010 аro оао100 о 001п1 ода101

«oror аоа«а

01 011п

a0ar1r

a1a 1rr

11 0111

1 22

1260993 ь ь

Ф ь е ь чЪЪ ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь ь

Фю

Оэ

ФЭ бв

% ч ч

Ъ

6 ь д шм

g ШЛЮ

/, шип

Редактор А. Долннич

Заказ 5236/52

Составитель М. Артамонов

Техред И. Верес Корректор М. Максимишинец

Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патен », г. Ужгород, ул. Проектная, 4