Последовательное устройство для умножения

Последовательное устройство для умножения

Иллюстрации

Показать все

Реферат

 

Изобретеиие отиосится к вычислительной технике и может быть использовано для умножения последовательных кодов золдтой пропорции, поступающих старшими разрядами вперед. Цель изобретения - упрощение устройства . Это достигается путем представления кода множителя минимальной формой , одновременного умножения на два разряда кода множителя и получеиия результата умножения старшими разрядами вперед. Производится умножение п-разрядиого кода множителя, представленного в минимальной форме, g на код множимого произвольной разряд (Л ности, представленного как в минимальной , так и в иемишшальиой форс мах. I ил.

СОКИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5ц 4 0 06 F 7/52

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ЬаЙ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3861122/24-24 (22) 01.03.85 (46) 07.10.86. Бюл. 11р 37 (72) A Ï. Стахов, В.А. Лужецкий, А.И. Черняк и В.П. Малиночка (53) 68).325(088,8) (56) Авторское свидетельство СССР

У 987620, кл. G 06 F 7/52, 1981.

Стахов А.П. Коды золотой пропорции. — И.: Радио и связь, 1984.

Дроздов Е.А. и Пятибратов А.П.

Основания устройства электронных цифровых вычислительных машин. — М., 1959 с. 336-338, рис. 180.

„.SU„, 1262482 А 1 (54) ПОСЛЕДОВАТЕЛЬНОЕ УСТРОЙСТВО ДЛЯ

УМНОЖЕНИЯ (57). Изобретение относится к вычислительной технике и может быть использовано для умножения последовательных кодов золотой пропорции, поступающих старшими разрядами вперед.

Цель изобретения — упрощение устройства. Это достигается путем представления кода множителя минимальной формой, одновременного умножения на два разряда кода множителя и получения результата умножения старшими, разрядами вперед. Производится умножение и-разрядного кода множителя, м

C представленного в минимальнои форме, Е на код множимого произвольной разрядности, представленного как в минимальиой, тан и в намннвмальной формах. 1 ил.

1 1262482 2

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин последовательного действия.

Цель изобретения — упрощение устройства, На чертеже представлена функциональная схема восьмиразрядного после- довательного устройства для умножеt0 ния.

Устройство содержит динамический регистр 1 множимого, статический регистр 2 последовательного приближения множителя, восемь элементов 15

И 3.1-3.8, четыре элемента ИЛИ 4.1—

4.4, шесть триггеров 5.1-5.6, три последовательных сумматора 6.1-6.3, первый установочный вход 7, тактирующий вход 8 устройства, второй 20 установочный вход 9, вход 10 множимого устройства, вход !1 множителя устройства, выход 12 устройства.

Код "золотой пропорции из множества всех возможных форм представ- 25 ления одного и того же числа имеет одну форму, в которой после каждой единицы может быть не менее одного нуля, т.е. минимальную форму представлe»»z»z» L 2). 30

Два соседних разряда множителя, представленного в коде "золотой" пропорции, не могут одновременно равняться единице, т.е. а а, =О, где а а — значения i-го и i+1 раз»+» 35 рядов кода множителя.

На выходе i-ro элемента И получается частичное произведение П, i-го разряда кода множителя,»»а последовательнь»й» код множимого

П =а. В

)» где  — последовательный код множимо-. го.

На выходе j-го элемента ИЛИ формируется частичное произведение П„ 4

П.=а „, ВЧа В.

Результат умножения получается при сложении сумматорами последовательных кодов частичных произведений П, 12 50

П= П., )=1 где п — разрядность кода множителя.

Рассмотрим работу последовательного устроства для умножения на примере умножения двух кодов золотой пропорции с разрядностью кодов множимого и множителя равной восьми: код множителя А=О)00)001; код множимого В=

=)0))0010.

Нулевой потенциал с первого установочного входа 7 поступает на входы обнуления динамического регистра 1 множимого, триггеров 5.1-5.6 и последовательных сумматоров 6.1-6.3 и устанавливает их в нулевое состояние.

Одновременно нулевой потенциал с второго установочного входа 9 поступает на вход начальной установки статич ского регистра 2 последовательного приближения множителя и положительный перепад с тактирующего входа 8 устройства поступает на вхадь» синхронизации динамическо."о регистра 1 множимого, статического регистра 2 последовательного приближения множителя, триггеров 5.1-5.6, последовательных сумматоров 6.1-6.3 и устанавливает регистр 2 последовательного приближения множителя в начальное состояние.

С приходом второго положительного перепада на тактирующий вход 8 устройства (при этом на первом установочном входе 7 и втором установочном входе 9 присутствуют потенциалы логической единицы) в первый разряд динамического регистра 1 множимого записывается старший разряд кода множимого, в нашем примере записывается единица, а в первый разряд статического регистра 2 последовательного приближения множителя записывается старший разряд кода множителя, в нашем примере записывается ноль, в триггера

5.1-5.6 и последовательные сумматоры 6.1-6.3 записываются нули.

С приходом третьего положительного перепада на тактирующий вход 8 устройства содержимое динамического регистра 1 множителя сдвигается на один разряд вправо, а в первый его разряд записывается значение второго. разряда кода множимого, в нашем примере записывается ноль, во второй разряд статического регистра 2 последовательного приближения множителя записывается значение второго разряда кода множителя, в нашем примере записывается единица, в триггера 5.1 †.

-5.6 и последовательные сумматоры записываются нули, при этом на выходе элементов И 3.2 и ИЛИ 4.1 формируется единичный потенциал.

С приходом четвертого положительного перепада на тактирующий вход 8

12624 у-стройства содержимое динамического регистра 1 множимого сдвигается на один разряд вправо, а в первый его разряд записывается значение третьего разряда кода множимого, в нашем примере записывается единица, в третий разряд статического регистра 2 последовательного приближения множителя записывается значение третьего разряда кода множителя, в нашем при- 10 мере записывается ноль, в триггер

5.1 записывается единица, в триггера

5.2-5.6 и последовательные сумматоры записываются нули. !

С приходом пятого положительного перепада на тактирующий вход 8 устройства содержимое динамического регистра 1 множимого сдвигается на один разряд вправо, в первый его раз- g0 ряд записывается значение четвертого разряда кода множимого, в Нашем примере записывается единица, в четвертый разряд статического .регистра 2 последовательного приближения множителя записывается значение четвертого разряда кода множителя, в нашем примере записывается ноль, в триггера

5.1-5.6 записываются нули, в последовательный сумматор 6.1 записывается единица, в последовательные суммматоры 6.2 и 6,3 записываются нули, на выходах элементов И 3.2 и ИЛИ 4.! формируется единичный потенциал.

Формула изобретения

Последовательное устройство для умножения, содержащее динамический регистр множимого, статический ре40 гистр последовательного приближения множителя, п-элементов И, где n— разрядность множителя, р — последовательных сумматоров, где 1 р и, причем информационный вход динамичес45 кого регистра множимого соединен с входом множимого устройства, информационный вход статического регистра последовательного приближения множи; теля соединен с входом множителя уст50 ройства, входы синхронизации динамического регистра множимого и стати.— ческого регистра последовательного

82 4 приближения множителя соединены с тактирующим входом устройства, пер-! вые входы элементов И соединены с выходами соответствующих разрядов динамического регистра множимого, вторые входы элементов И соединены с выходами соответствующих разрядов статического регистра последователь ного приближения множителя, о т л ич а ю щ е е с я тем, что, с целью его упрощения, оно содержит п/2 элементов ИЛИ, 2р-триггеров, причем рпоследовательных сумматоров и 2ртриггеров разбиты на К-групп, где

К=)1од (n/2)l, где 1(— округление до большего целого,I-е группы последо ательных сумматоров и триггеров

М содержат соответственно М = 1 е 2 сумматоров и 2 М,-триггеров, где

M — число последовательных сумма(-1 торов (I-1)- и группы, число последовательных сумматоров первой группы M равно п/4, р= М, первые и ( (Ф вторые входы j-го элемента ИЛИ соединены соответственно с выходами (2j-1)-го и 21-го элементов И, выход

j-го элемента ИЛИ соединен с информационным входом j-ro триггера первой группы, информационные входы -го последовательного сумматора 1-оА группы соединены соответственно с выходами 2i-ro и (2i-1)-го триггера 1-й группы, информационные входы триггеров 1-й группы соединены с выходами поСледовательных сумматоров (Х-1)-й группы, входы синхронизации последовательных сумматоров соединены с входами синхронизации триггеров и тактирующими входом устройства, входы обнуления динамического регистра множимого соединены с входами обнуления триггеров, с входами обнуления последовательных сумматоров и соединены с первым установочным входом устройства, вход начальной установки статического регистра последовательного приближения множителя соединен с вторым установочным входом устройства, выход последовательного сумматора К-ой группы является выходом устройства.

1262482

Составитель Н. Маркелова

Редактор Г.. Волкова Техред Л.Сердюкова Корректор. М; Пожо

Заказ 5428/46 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4