Устройство для сопряжения вычислительной машины с линиями связи

Устройство для сопряжения вычислительной машины с линиями связи

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5ц 4 G 06 Р 13 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛЛМ ИЗОБРЕТЕНИЙ И OTHPHTPM (21) 3841667/24-24 (22) 09.01.85 (46) 07.10.86. Бюл, М 37 (72) 3.П. Клочкова, А.П. Никитин, Е,Г. Сизоненко, Е,И. Дубровская, В.А. Арсентьев,Т,В. Цуканова, В.Г. Сопин и Н,Н. Свистун (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1051526, кл, G 06 F 3/04, 1982.

Авторское свидетельство СССР

У 962905, кл, С 06 F 3/04, 1980. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ С ЛИНИЯМИ СВЯЗИ (57) Изобретение относится к вычислительной технике и может быть использовано для обмена информацией

„„SU„„ I 262512 А 1 через ликии связи вычислительных машин, например, типа "Электроника60", расположенных на значительных расстояниях, Целью изобретения явля" ется повышение пропускной способности устройства. Поставленная цель достигается тем, что в устройство, содержащее блок усиления, дешифратор, формирователь адреса, блок обработки запросов на прерывание, регистр состояния и управления, блок генерации циклов обмена, группу регистров управления приемом-передачей, группу блоков буферной памяти и группу блоков формирования линейных сигналов, С2 введен блок формирования сигнала Е реакции линии связи. 1 з.п.ф-лы,13 ил.! 2625 I 2

Изобретение относится к вычислительной технике и может быть использовано для обмена информацией через линии связи электронных вычислительных машин, например типа "Электроника-60", расположенных на значительных расстояниях и входящих в иерархическую структуру, Пелью изобретения является повышение пропускной способности устройства.

На фиг.l представлена блок-схема устройства; на фиг. 2- пример системы, использующей предлагаемое устройство; на фиг, 3 — структурная схема одного из регистров управления приемом-передачей; на фиг.4 — структурная схема передатчика блока буферной памяти; на фиг.5 — структурная схема приемника блока буферной памяти; на фиг ° 6 — структурная схема блока формирования линейных сигналов; на фиг ° 7 — структурная схема блока усиления; на фиг.8 - структурная схема формирования адреса; на фиг ° 9 структурная схема регистра состояния и управления; на фиг. 10. — структурная схема блока генерации циклов обмена; на фиг.l! - структурная схема блока формирования сигнала реакции линии связи; на фиг.12 — структурная схема дешифратора; на фиг. !3 — структурная схема блока обработки запросов на прерывание.

Устройство (фиг.l) содержит регист" ры 1 управления приемом-передачей, блоки 2 буферной памяти, блоки 3 формирования линейных си1 налов, блок 4 усиления, формирователь 5 адреса, регистр 6 состояния и управления, блок 7 генерации циклов обмена, блок 8 формирования сигнала реакции линии связи (синхронизации пассивного устройства — СИЛ), дешифратор 9, блок 10 обработки запросов на прерывание, вход-выход 11 и линейные входы и выходы 12 устройства.

Регистры 1 управления приемом-передачей вырабатывают сигналы управления для соответствующих блоков 2 и хранят информацию о выполняемых опе-, рациях приема и передачи данных в устройстве, формируют сигналы "Ответ" (0TB) при обращении к ним или выполнении адресной операции над соответствующими блоками 2, управляют выработкой сигнала запроса на прерыва" ние (ЗП) .

Блоки 2 буферной памяти предназначены для преобразования параллельного кода данных в последовательный и наоборот и формирования управляющих

5 сигналов И сигналов состояния в процессе передачи данных между удаленными ЭВМ.

Блоки 3 -3 формирования линейных

1 N сигналов предназначены для преобразования однополярного сигнала в мощный двухполярный линейный сигнал и .наоборот, Блок 4 усиления выполняет буферные функции между внутренними сигналами !

5 устройства и сигналами канала ЭВМ, Формирователь 5 адреса предназначен для расшифровки адресов регистра и блоков устройства и сохранения кода адреса на протяжении всего времени

20 цикла обращения к устройству.

Регистр 6 состояния и управления предназначен для хранения информации о разрешении прерывания устройства, о состоянии блоков, входящих.в состав устройства, о сигнале общего сброса для блоков.

Блок 7 генерации обмена предназначен для формирования адресных и управляющих сигналов, необходимых для

30 обращения к регистрам 1 и блокам 2, Блок 8 предназначен для формирования сигнала синхронизации пассивного устройства для операции 1 Ввод" или "Вывод". Дешифратор 9 предназна35 чен для дешифрации и фоРмиРования сигналов управления записью или чтением содержимого регистров и блоков устройства, а также выдачи сигнала СИП по сигналу иэ блока 8 либо в цикле

40 прерывания.

Блок 10 обработки запросов íà прерывание предназначен для выдачи запроса на прерывание программы ЭВМ, для осуществления ойерации захвата канала

45 ЭВМ с целью передачи кода вектора прерывания, соответствующего активному инициатору запроса в устройстве.

Вход-вв|ход 1! устройства предназначен для подключения к каналу ЭВМ, 50 например микро-ЭВМ.

Линейные входы и выходы 12 устройства предназначены для подключения линий связи, На фиг.2 обозначены первая ЭВМ 13, 55 первое устройство 14, линия 15 связи, второе устройство 16, вторая ЭВМ 17, Регистры 1 управления приемом-передачей содержат (фиг.3) элемент

3 1262

ИЛИ 18, элемент НЕ 19, триггеры 2024, элемент ИЛИ 25, элемент И 26, элемент ИЛИ 27, элементы И 28-37, элементы ИЛИ 38 и 39, первый, третий и второй информационные входы 40, 41 и 42 блока, третий, второй, первый и четвертый выходы 43, 44, 45 и 46 блока.

Блок 2 буферной памяти состоит из передатчика и приемника. Передатчик )0 блока 2 содержит (фиг.4) узел 47 элементов И, элементы ИЛИ 48 и 49, генератор 50 импульсов, счетчик 51, буферный регистр 52 передачи, элементы

53 и 54 задержки, модулятор 55, узел- )5

56 контроля четности, элемент ИЛИ 57, триггеры 58 и 59, элементы И 60-62, первый информационный выход 63 блока

2. Приемник блока 2 содержит (фиг.5) счетчик 64, элемент ИЛИ 65, демоду- 20 лятор 66, элемент И 67, триггер 68, элемент ИЛИ 69, элемент НЕ 70, элементы И 71 и 72, элемент НЕ 73, буферный регистр 74 приема, элемент

И 75, элемент 76 задержки, узел 77 25 элементов И, узел 78 контроля нечетности, элемент И 79, первый информационный вход 80 блока 2 °

Блок 3 формирования линейных сигналов состоит из двух независимо работающих формирователя 81 выходных сигналов и формирователя 82 входных сигналов (фиг,6) ° Формирователь 81 предназначен для преобразования однополярного сигнала на входе в мощный

35 двухполярный сигнал амплитудой 12В на выходе. Формирователь 8! представляет собой двухтактный усилитель, выполненный по трансформативной схеме, Формирователь 82 предназначен для преобразования двухполярного сигнала на входе в однополярный на выходе и представляет собой двухтактный усилитель с трансформаторной связью, Формирователь 81 имеет второй вход

63 для сигналов Ф) и Ф2, первый вход

83 для приема информации с линии связи, первый выход 84 для передачи информации в линию связи, второй выход

80 для передачи сигналов ФЗ и Ф4, Блок 4 усиления содержит (фиг.7) мультиплексор 85, узел 86 приемников сигналов канала ЭВМ, шинный формирователь 87, узел 88 передатчиков сигналов в канал 3ВМ, узел 89 приемников сигналов канала ЭВМ, третий, первьй, второй входы 90-92 блоке 4, 512 4 вход-выход 93 блока 4, третий, первый и четвертый выходы 94-96 блока 4.

Формирователь 5 адреса содержит (фиг.8) группу элементов НЕ 97, адресный регистр 98, дешифратор 99, коммутационное поле )OP, элемент И

101, элемент ИЛИ !02, триггер 103, дешифратор 104, элемент И 105, второй, третий и первый выходы 106- 108 регистра 5.

Регистр 6 состояния и управления содержит фиг.9 элемент И 109, триггеры 110-112, вход 113 сброса, первый и второй входы 114 и 115 синхронизации, третий, второй и четвертый выходы 116-118 регистра 6.

Блок 7 генерации циклов обмена содержит (фиг.)0) элемент НЕ 119, элементы ИЛИ 120, элемент И 121, элементы И-ИЛИ 122, генератор 123 импульсов, элемент И 124, группу элементов.

И 125 узла усилителей, триггер 126, счетчик 127, элемент НЕ 128, дешифратор 129, элемент И 130, элементы

И 131-135 узла усилителей, входы 136 и )37 синхронизации и обращения и выход 138 синхронизации блока 7.

Блок 8 формирования сигнала реакции линии связи содержит (фиг,ll) элемент И 139, элемент НЕ 140, элемент !41 задержки, элементы И 142 и

143, элемент ИЛИ !44, триггер 145, вход 146 обращения н выход 147 сигнала реакции, Дешифратор 9 (фиг,12) содержит элементы HE 148 и 149, элементы ИИЛИ 150 и 151, элемент ИЛИ 152, элементы И 153-160, третий информационный вход 161 и второй выход 162 дешифратора, Блок 10 обработки запросов на прерывание содержит (фиг.!3) регистр

163 маскирования запросов, регистр

164 запросов, элемент И 165, элемент

НЕ 166, триггер 167, узел 168 элементов И, элемент И 169, шифратор 170, элементы ИЛИ 171 н 172.

Работа устройства рассматривается на примере системы (фнг,21, Устройство осуществляет обмен данными между блоком 2 и микро-ЭВМ под управлением программы с использованием режима прерываний, преобразование информации из параллельного кода в последо вательный и выдачу ее в линию связи, прием информации в последовательном коде иэ линии связи, преобразование ее в параллельный код,Предполагается, S 12625 что одна из ЭВМ является инициатором обмена информацией, например ЭВМ )3, а другая, например ЭВМ 17, настроена на оперативное реагирование по обмену .информацией в дистанционно-распреде5. ленной системе, Таких инициаторов обмена информацией, как ЭВМ 13, в системе может быть несколько, каждый из которых своей линией связи типа линии 15 из устройства 16 подсоединен к ЭВМ 17 с помощью устройства 16.

Объявление инициатором обмена одной из микро-3ВМ необходимо в режиме интенсивного обмена информацией в дистанционно-распределенной системе. В противном случае возможно возникновение конфликтной ситуации, когда на линии 15 одновременно с двух сторон (сторона ЭВМ 13 и сторона ЭВМ

17) передается информация. При этом возможна потеря передаваемой информамации.

Устройство работает следующим образом., При включении системы или запуска программы в ЭВМ 13 и 17 вырабатывается сигнал КСБРН приведения внешних устройств канала микро-ЭВМ в исходное состояние. Этот сигнал проходит через узел 86 приемников и поступает через выход 42 последнего в блоки 5,6,7 и

10 устройства, где выполняет начальную установку: триггера 103 триггера 1!2 разряда

"Ответ блоков", триггера 126 запуска цикла обмена по цепи. вход 1!7, элемент ИЛИ 120 вход сброса триггера

126; регистра 163 маскирования запросов, триггера 167 прерывания по цепи:4О элемент НЕ 166, вход сброса триггера 167; тригера 110 разряда "РСУ (6)"разрешение прерывания" пр цепи: элемент ИЛИ 172, выход 113, вход сброса 45 триггера 110; триггера 111 разряда "Общий сброс" (0CBP) по цепи: элемент ИЛИ 120, выход 115, элемент И 109, вход сброса триггера 111.

Приведение регистров 1 и блоков 2 в исходное состояние перед началом работы по обмену информацией выполняется сигналом "Общий сброс" (ИОСБР), формируемым на выходе элемента И 131 блока 7, Сигнал ИОСБР поступает через вход;

41 регистров 1 и осуществляет сброс

12 6 триггера 21 разряда "Готов к передаче" (ГТО-Ш,! ), а также триггеров 20, 23 и 24 разрядов "Ответ об ошибке передачи" (ОШПЕР), "Ошибка бит" ОШБ и "Ошибка четности" (ОШЧ), В блоках

2 сигнал ИОСБР выполняет сброс регистра 52 передачи, триггеров 58 и 68, регистра 74, а также триггеров, входящих в состав демодулятора 66 и счетчика 64, Кроме того, сигнал ИОСБР на элементе ИЛИ 69, преобразованный в сигнал R-ТПР, поступает на выход

40 и в регистрах 1 через элемент НЕ

19, осуществляет сброс триггера 22 разряда "Готов к приему" (ГТО-ПР).

Сигнал ИОСБР вырабатывается в блоке 7 при наличии активного состояния сигнала ОСБР, формируемого при прямом выходе триггера ill регистра 6, и при установленном в состояние "1" триггера 126 запуска цикла обмена.

Поскольку обмен информацией предполагается выполнить в режиме прерывания, то необходимо устанавливать в

"1" и разряд "РСУ (6) — разрешение прерывания" триггера 1!О регистра 6.

Установка в состояние "1" триггеров 110 и 111 регистра 6 выполняется с помощью программной операции ВЫОД кода (соответствующего разрядам

"РСУ (6) — разрешение прерывания" и

ОСБР) по адресу регистра 6, С этой целью соответствующая ЭВМ в своем канале выставляет адрес регистра 6 на шине КДА (00-15), сигналы КВУН

"Внешнее устройство" и КСИАН (Синхронизация активного) . Наличие этих сигналов в канале ЭВМ означает выполнение адресной части цикла обращения к внешнему устройству (ВУ), которым в данный момент является предлагаемое устройство ° Эти сигналы поступают на вход-выход 93 блока 4, где, пройдя через шинный формирователь 87 и элементы И узла 89, появляются соответственно на входах 42 и 96 формирователя 5, В последнем выполняется запоминание адреса ВУ, выставленного на шине КДА (00-15) канала ЭВМ, в случае принадлежности его устройству.

Дешифрации подвергаются старшие разряды адреса, которые поступают по входу 42, и в случае совпадения с адресом, присвоенным устройству с помощью коммутационного поля 100 на

Ф выходе элемента И 101 формируется сигнал высокого уровня, запоминающегося на триггере 103 по синхросигналу

СИА, Младшие разряды адреса поступают на входы регистра 98, а при появлении на выходе элемента И 105 активного уровня сигнала ВУС запоминаются в нем..На дешифраторе 104 выполняется 5 дешифрация младших разрядов адреса с целью определения регистра, к которому производится обращение. В данном цикле обращение производится к регистру 6, поэтому на выходе дешифратора 104 сформируется активный сигнал АБС, который разрешает работу дешифратора 99, на одном из выходов которого появится активный сигнал

АРУ. На этом адресная часть цикла об- 15 ращения КВУ заканчивается, Дальше выполняется информационная часть цикла обращения, На информационных шинах

ЭВМ выставляет код для установки в

"!" триггеров ?1О и 111 регистра 6. 20

Сигналы КВ11ВОДН и КБАЙТН переводятся в активное состояние, Пройдя через элементы И узла 86 блока 4, эти сигналы поступают в дешифратор 9, где при участии сигналов А (00), АРУ на элементах НЕ 148, И-ИЛИ 151, И 153 и 154 формируются сигналы ЗПМРУ и

АПСРУ записи в младший и старший байты регистра 6. Сигналы ЗПМРУ и ЗПСРУ поступают на .вход 114 регистра 6 и 30 устанавливают триггеры 110 и 111 в состояние, соответствующее наличию информации ча их D --входах, куда поступают сигналы ДА (06) и ДА (08) соответственно, Сигнал ОСБР с инверсно-З5 го выхода триггера 111 на элементе И

142 блока 8 запрещает прохождение за держанного на элементе 141 задержки сигнала с выхода 146 дешифратора 9.

Сигнал ОСБР с прямого выхода триг-40 гера lll поступает в блок 7, где, пройдя через элемент И-ИЛИ 122 совместно с сигналом ВУС, поступает на Ъ вход триггера 126. Сигнал "Вывод" с входа 95 через элементы И 156 и 139 и элемент 141 задержки в виде сигнала ЛЗ поступает на С-вход триггера

I26 и устанавливает его в единичное состояние, формируя на элементе И 131 сигнал ИОСБР. Кроме того, сигнал

ОСБР по цепи через элементы НЕ 128, И 130 блока 7 запрещает стробирование сигналов адресов регистров 1 и блоков 2 и сигналов ИЧТ и ИЗП записи-чтения этих регистров на элементах

И 125, 134, 135 соответственно. Сигнал с прямого выхода триггера 126 разрешает работу генератора 123, При

1262512 Я появлении ыа последнем выходе дешифратора 129 активного сигнала через элемент ИЛИ 120 происходит сброс триггера 126 и формирование сигнала

КОСБР (Конец ОСБР), который сбрасывает через элемент И 109 триггер Ill.

По заднему фронту сигнала ОСБР с инверсного выхода триггера 111 через элемент И !42, ИЛИ 144 происходит установка в единичное состояние триггера 145 и формирование. сигнала СИП при операциях "Ввод" или "Вывод", .Сигнал ТГСИП с прямого выхода триггера 145 поступает в дешифратор 9, где на элементах ИЛИ 152, И 160 сигналом с выхода элемента И 156 формируется сигнал СИП, поступающий через элемент И узла 88 блока 4 на линию

КСИПН канала ЭВМ. ЭВМ получив сигнал

КСИПН, заканчивает цикл обращения к

ВУ. При этом снимается информация с информационных шин КДА и сигналы КВЬ1ВОДН, КБАЙТН, КСИАН.

Для обеспечения работы устройств

l4 и 16 в режиме прерывания соответствующая ЭВМ должна размаскировать запросы от регистров 1, Каждому сигналу запроса ЗП (к=1,11)поступающему в

h регистр 164 запросов блока 10, соответствует определенный разряд регистра 163 маски. Для размаскирования запросов ЗПк необходимо соответствующие разряды триггера 163 установить в единичное состояние, что выполняется по программе ЭВМ в цикле обращения по адресу регистра 163 маски. Операция записи в регистр 163 маски необходимой информации происходит аналогично операции записи в регистр 6, однако в этом случае в дешифраторе 9 вырабатывется сигнал записи ЗПРМЗ, который с выхода элемента И 155 поступает на вход строба записи регистра 163, а ответный сигнал СИП от уст-. ройства формируется через элементы

И 156 и 139, элемент 141 задержки, элементы И 142, ИЛИ 144, триггер 145, элементы ИЛИ 152, И 160, Закончив подготовительные операции, ЭВМ !3 организует передачу в устройство 14 информации, которая по согласованному протоколу обмена информацией между ЭВМ 13 и ЭВМ 17 воспринимается как управляющая информация либо как информация для обработки.

Для передачи данных в устройство

14 необходимо сформировать запрос m

9 12625 прерывание в ЭВМ 13 от данного устройства. С этой целью выполняется операция записи логической I в триггер 21 готовности передачи соответствующего регистра 1. Операция записи выполняется по адресу заданного ре-. гистра 1, при этом адрес регистра l с соответствующего выхода дешифрато.ра 104 поступает через выход 106 формирователя 5 на соответствующий . !О вход элементов И 125. Триггер 126, на Э -вход которого поступает логическая "1" по цепи элементов НЕ 119, И-ИЛИ 122 при наличии сигнала ВУС и отсутствии сигнала АБС, устанавлива- 15 ется в состояние "1" сигналом ЛЗ на входе 136, Происходит запуск генерации цикла обмена, в ходе которого на элементах И 132, 133 вырабатываются сигналы ИЦКЛ, ИСТР, а на элементе 20

И 135 и элементах И 125 сигналом с выхода элемента И 130 происходит стробирование поступившей на их входы управляющей и адресной информации.

Запись "1" в триггер 21 готовности 25 передачи происходит по цепи элементов И 35, 36 и ИЛИ 39. При выполнении огерации записи в требуемый регистр

1 на элементе ИЛИ 38 формируется сигнал ответа ОТВ, который поступает íà 1!!

D-вход триггера 112, а также на элемент И 143 блока 8, разрешая тем самым прохождение импульса СТРОБ через элементы И 143 и ИЛИ 144 и триггер 145 для формирования ответного сигнала СИП.

Состояние логической "1" на прямом выходе триггера 21 обуславливает формирование на элементе ИЛИ 27 запроса

ЗПк от соответствующего регистра !к, 40 который поступает на один из информационных входов регистра 164 запроса.

Далее на регистрах 163 и 164 и элементах И 168, ИЛИ 171 и И 165 формируется сигнал "Требование прерывания"!5

ТПР на прерывание программы в ЭВМ 13..

Если этот запрос окажется более приоритетным по сравнению с выполняемой программой и другими поступившими запросами, ЭВМ 13 прекращает выполнение основной программы и переходит к обслуживанию прерывания. С этой целью ЭВМ 13 выставляет в канал сигнал КВВОДН и далее сигнал ™Разрешение прерывания" К1!ПР1Н.

Сигнал "Ввод" при наличии сигнала

ТПР устанавливает в состояние "1" триггер !67 прерывания, На выходе

12 10 элемента И 169 при состоянии "l" триггера 167 и сигнала ППР1 формируется сигнал ПРЕР, который в дешифраторе 9 на элементах И 158 и 159 обеспечивает формирование сигналов УМ-1, УМ-2 управления мультиплексором 85 . блока 4. При этом на выходах послед- него появляется код вектора прерывания наиболее приоритетного из запросов ЗПк, сформированного на шифраторе !70 блока 10. По цепи элементов

ИЛИ 152 и И 160 выполняется формирование ответного синхросигнала СИП, Одновременно через элемент ИЛИ 172 выполняется сброс триггера 110, ЭВМ

13, получив от устройства 14 вектор прерывания с сигналом СИП, снимает сигналы КВВОДН, КППР1 и переходит на подпрограмму обработки запросов от устройства. При этом ЭВМ 13 инициирует операцию "Ввод" для содержимого регистра 1, выставившего запрос ЗПк.

Считывание информации, содержащейся в регистре lк, происходит по цепи элементов И 26, 28"32 с помощью сигналов ИАРУППк и ИЧТ, При выполнении подпрограммы обработки прерывания необходимо восстанавливать состояние "1" шестого разряда регистра 6 для обеспечения дальнейшей работы в режиме прерывания.

ЭВМ 13 анализирует содержимое регист" ра lк,и, определив готовность к передаче, приступает к операции записи в блок 2к.

Информация в виде байта данных поступает по входу 42 через узел 47, где стробируется сигналом ЗПРПЕР saписи в регистр передачи, на входе регистра 52 передачи. Сигнал ЗПРПЕР ноступает на входы регистра 52, являющиеся соответственно стоповым и: стартовым разрядами слова информации, через элемент ИЛИ 49 производит предварительный сброс регистра 52 передачи и через элемент HJIH 48 и элемент

53 задержки — последующее. фиксирование информации в регистре 52, Одновременно сигнал ЗПРПЕР поступает на вход триггера 58 и устанавливает его в состояние "1", Это обстоятельство разрешает прохождение серии импульсов, вырабатываемой на счетчике 51, через элемент И 61 для установки в состояние "1" триггера 59, тем самым разрешая прохождение серии импульсов через элемент И 62, с выхода которого синхроимпульсы поступают на вход

11 1262512 !2 строба сдвига информации в регистре сов с выхода счетчика 51 через эле-:

52 и на вход модулятора 55. Сигнал мент И 71 на счетный вход счетчика 64

ВПЕР с выхода элемента ИЛИ 48 через бит слова. Схема совпадения на элеэлемент ИЛИ 18 поступает на вход менте И 67 настроена на код количетриггера 21, ства бит в принимаемом слове. Когда

Сигнал готовности передачи снима- счетчик 64 отсчитает положенное колиется, На модулятор 55 поступает ин- чество импульсов, на элементе И 67 формация о регистре 52 в последова- формируется импульс сброса триггера тельном коде. После считывания из ре- 68 через элемент ИЛИ 65, что запретит гистра 52 всего слова осуществляется !!! дальнейшую работу счетчика 64, Вместе сброс триггера 58, что в свою оче- с тем, через элемент НЕ 70-сигнал редь вызывает сброс триггера 59, Счи- конца отсчета битов слова поступает тывание информации из регистра 52 в на элементы И 72, 75, где происходит модулятор 55 прекращается ° его сравнение с состоянием последнего

Модулятор 55 обеспечивает фазоим- 15 разряда регистра 74, В последний разпульсный метод модуляции информации. ряд регистра 74 записывается стартоЭтот метод сочетает в себе принцип вый бит слова информации, который фазовой манипуляции на 180 и им- всегда является логической "!", Таким пусной модуляции, образом, если нет ошибок потери бит

Формирователь 81 преобразует одно-gp в слове при передаче его через линию полярные модулированные импульсные 15 связи, то стартовый бит достигнет сигналы, поступающие с выходов моду- последнего. разряда регистра 74 в молятора 55, в двуполярный сигнал. При- мент выработки сигнала конца отсчета чем код логической "1" представлен в битов слова, и на элементе И 75 сфорвиде сигнала положительной полярнос- 25 мируется сигнал ГТО-ПР готовности ти в первой половине периода и сигна- приема, а через элемент HE 73 на элела отрицательной полярности во второй менте И 72 запретится выработка сиг". половине периода. А код логического нала БИТ ОШБ ошибки потери. Если в

"0" представлен в виде сигнала отри- приемном слове имеется ошибка непцательной полярности в первой поло- ЗО равильной передачи логических "1" вине периода и сигнала положительной . или "0", то узел 78 сформирует сигполярности — во второй половине пери- нал ОШБ ошибки четности. ода. Любой из сигналов ГТО-ПР, ОШБ или

Устройство 14 после завершения пе" ОШЧ поступает в регистр Iк, где устаредачи слова. информации в линию 15

35 навливает в состояние "1" соответстсвязи ожидает ответа от устройства 16. вующий разряд (триггеры 22, 23, 20 о результатах передачи. соответственно) . Любой из этих pasИнформация через линию 15 связи рядов, установленный в состояние "!"» поступает на вход устройства 16 и обеспечивает формирование на элементе через формирователь 82, демодулятор О ИЛИ 27 запроса на прерывание ЭПк, 40 бб — на входы регистра 74, поступающего через блок !0 на шину

Демодулятор 66 реализует относи- КТПРН канала ЭВМ 17. тельный метод разделения сигналов ло- ЭВМ,17, получив запрос на преры11 11 II гических 1 и 0 на основе разде- в ание, входит в подпрограмму обработ- . ления чередования полярностей сигна- ки прерывания и считывает содержимое

45 лов, приходящих из линии связи, Полу- регистра Iк. Если в результате аначенные на выходе демодулятора бб пря- лиза выявились ошибки при передаче мой и инверсный коды информационно- информации, ЭВМ 17 переводит устройго слова последовательно поступают ство 16 в режим передачи и формирует на входы регистра 74. На входы синхро- сообщение в ЭВМ через линию 15 связи

50 низации триггеров регистра 74 с выхо- о том, что принятое слово информации да демодулятора 66 поступают синхро- ошибочно. импульсы, формируемые каждым битом Если в результате анализа содержи-. принимаемого слова, Когда стартовый мого регистра 1 ошибок не обнаружебит слова информации поступает в де- но то ЭВМ 17 считывает содержимое

55 модулятор 66, устанавливается в сос- регистра 74 блока 2к в цикле "Ввод" тояние "1" триггер 68, который разре- обращения к устройству !6. При этом шает прохождение серии синхроимпуль- информация из регистра 74 передается

13 через узел 77 с помощью сигнала

ЧТРПР, который впоследствии через элемент 76 задержки и элемент ИЛИ 69 осуществляет сброс регистра 74, счетчика 64 и триггера 22.

Одновременно сигнал ЧТРПР поступает на вход регистра 52 передачи и происходит выталкивание иэ разрядов (П+4), (П+5) ответного кода о приеме слова в линию 15 связи, Стартовый разряд регистра 52 остается в нулевом состоянии.

Ответный сигнал о приеме массива через линию 15 связи формирователя

82 поступает в демодулятор 66 устрой- 1 ства 14. При этом первым пришедшим битом является бит логического "О", который формирует в демодуляторе 66 сигнал ответа приемника ОПР, который через элемент ИЛИ 39 устанавливает триггер 21 разряда готовности к передаче. ЭВМ 13, проанализировав в подпрограмме обработки прерывания, вызванного установленным триггером 21, содержимое регистра 1, отмечает пра- 2s вильное выполнение передачи слова информации и приступает к передаче следующего слова информации. Сообщение по линии 15 из ЗВМ 17 в ЭВМ 13 о том, что принятая информация ошибочна, характеризуется наличием логической "1" в разряде (П+4).

Таким образом, при записи этого сообщения в регистр 52 разряды (П+4) и (П+5), который является стартовым, установлены в "1", При приеме этого сообщения в регистр 74 на элементе

И 79 формируется сигнал ошибки передачи ОШПЕР, который устанавливает в состояние "1" триггер 20, ЭВМ 13, анализируя содержимое регистра 1, обнаруживает сообщение об ошибке передачи и принимает решение для дальнейших действий по обмену информацией с ЭВМ 17. Аналогично осуществляется работа устройства сопряжения для свя- зи других ЭВМ в многомашинной системе.

ФоРмула и з о б р е т е н и я 0

1. Устройство для сопряжения вычислительной машины с линиями связи, содержащее блок усиления, вход-выход которого подключен к входу-выхо55 ду вычислительной машины, дешифратор, первые информационные вход и выход которого подключены к первым входу

12 14 и выходу блока усиления, а второй информационный вход — к первому выходу формирователя адреса, информационный вход которого соединен с вторым выходом блока усиления, блок обработки запросов на прерывание, выход запроса прерывания, информацибнный вход и вход разрешения прерывания которого соединены соответственно с вторым входом, вторым и третьим выходами блока усиления, а вход синхронизациис вторым выходом дешифратора, регистр состояния и управления, первым выходом соединенный с третьим входом блока усиления, а первыми информационным и синхронизирующим входами — соответственно с вторым выходом блока усиления и третьим выходом дешифратора, блок генерации циклов обмена, вход сброса и выход стробов сброса которо" го подключены соответственно к второму выходу и второму синхронизнрующему входу регистра состояния и управления, а информационный вход и вход обращения — соответственно к второму выходу формирователя адреса и четвертому выходу дешифратора, группу блоков формирования линейных сигналов, первые входы и вЬ|ходы которых являются соответственно линейными входом и выхбдом устройства, группу блоков буферной памяти и группу регистров управления приемом-передачей, причем вторые вход и выход каждого блока формирования линейных сигналов группы соединены соответственно спервыми информационными выходом и входом соответствующего блока буферной памяти группы, выход сигналов ошибки и вход режима обмена которого подключены соответственно к первому информационному входу и первому выходу соответствующего регистра управления приемом-передачей, вторые информационные входы блоков буферной памяти группы и регистров управления приемом-передачей группы соединены с вторым выходом блока усиления, четвертый вход которого подключен к вторым выходам регистра управления приемомпередачей, третьи информационные входы и третьи выходы которых соединены соответственно с выхЬдом сигналов режима обмена блока генерации циклов обмена и входами сброса блоков буферной памяти группы и с входом сигналов запроса прерывания блока обработки запросов на прерывание, вход раэ15

12625 решения которого соединен с третьим выходом регистра состояния и управления, о т л и ч а ю щ е е с я тем, что, с целью повышения пропускной— способности устройства, в него введе- ны блок формирования сигнала реакции линии связи, причем четвертые выходы регистров управления приемом"передачей группы соединены с вторым информационным входом регистра состояния и управления и входом ответного сигнала блока формирования сигнала реакции линии связи, выход и вход синхронизации и вход сброса которого подключены соответсвенно к входуи выхо-. ду синхронизации блока генерации циклов обмена и четвертому выходу регистра состояния и управления, входом сброса соединенного с выходом сброса блока обработки запросов на прерывание, выход сигнала прерывания которого подключен к третьему информационному входу дешифратора, пятым выходом и четвертым информационным входом соединенного соответственно с входом д обращения и выходом сигнала реакцИи блока формирования сигнала реакции линии связи, вход разрешения которого соединен с третьим выходом формирователя адреса, синхронизирующий вход которого подключен к четвертому

l2 16 выходу блока усиления, вторые информационные выходы блоков буферной памяти группы соединены с третьим входом блока усиления, 2, Устройство по п,1, о т л и— ч а ю щ е е с я тем, что блок формирования сигнала реакции линии связи содержит триггер, три элемента И, элемент ИЛИ, элемент задержки и элемент НЕ, причем первый вход элемента И является входом обращения блока, а выход соединен с входом сброса триггера и через элемент эадержки— с выходом синхронизации блока и первым входом второго элемента И, вторьм входом подключенного к входу сброса блока, а третьим входом — к входу разрешения блока и через элемент НЕ к первому входу третьего элемента И, второй вход которого соединен с вторым входом первого элемента И и входом разрешения блока, а третий и четвертый входы являются соответственно входом синхронизации блока и входом ответного сигнала блока, первый и второй входы элемента ИЛИ подключены соответственно к выходам второго и третьего элементов И, а выход - к входу установки триггера, выход которого является выходом сигнала реакции блока.

126?512

1262512,Ю ра. 2

1262512

1262512

1262512

Составитель В, Вертлиб

Техред H.Попович Корректор Г. Решетник

Редактор В. Данко

Заказ 5430/48 Тираж 673 Подписное

ВНИИПИ Государственного комитета, СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4