Устройство для сбора и регистрации информации

Устройство для сбора и регистрации информации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области телеметрии и может быть использовано в информационно-измерительных системах для адантивного сбора информации с аналоговых датчиков. Для сжатия данных в устройстве реализован алгоритм предсказания первого порядка. Для автоматического определения прогнозируемых значений измеряемых сигналов устройство содержит блок дифференцирования, три сумматора и два блока памяти. Полученные сушественные отсчеты записываются в накопитель. Блок дифференцирования содержит два блока памяти, в которые записываются соответственно коды времени и коды телеметрируемых сигналов, сумматоры, определяющие изменения указанных кодов с момента последнего существенного отсчета, и делитель. 1 з.п. ф-лы, 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (su 4 б 08 С 19/28

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3784246/24-24 (22) 24.08.84 (46) О?.10.86. Бюл. № 37 (72) В. Ф. Буралкин, В. M. Вересов, В. С. Ицкович, Ю. Г. Григорьев и А. А. Зоткин (53) 621.398 (088.8) (56) Авторское свидетельство СССР № 788961, кл. G 06 F 3/00, 1973.

Фремке А. В. Телеизмерения. — М.: Высшая школа, 1975, с. 231, рис. 7.9. (54) УСТРОЙСТВО ДЛЯ СБОРА И РЕГИСТРАЦИИ ИНФОРМАЦИИ (57) Изобретение относится к области телеметрии и может быть использовано в информационно-измерительных системах для

ÄÄSUÄÄ 1262552 А1 адаптивного сбора информации с аналоговых датчиков. Для сжатия данных в устройстве реализован алгоритм предсказания первого порядка. Для автоматического определения прогнозируемых значений измеряемых сигналов устройство содержит блок дифференцирования, три cyììàòopà и два блока памяти. Полученные существенные отсчеты записываются в накопитель.

Блок дифференцирования содержит два блока памяти, в которые записываются соответственно коды времени и коды телеметрируемых сигналов, сумматоры, определяющие изменения указанных кодов с момента последнего существенного отсчета, и делитель.

1 з.п. ф-лы, 1 ил.

1262552

40

Формула изобретения

Изобретение относится к телеметрии и может быть использовано в информационноизмерительных системах для адаптивного сбора информации.

Цель изобретения — повышение информативности устройства.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит аналого-цифровой преобразователь 1, накопитель 2, блок 3 управления, содержащий тактовый генератор 4, счетчик 5 каналов, счетчик 6 времени и синхронизатор 7, а также первый сумматор 8, регистр 9, второй сумматор 10, дешифратор 11, третий сумматор 12, первый 13 и второй 14 блоки памяти и блок !5 дифференцирования, содержащий первый 16 и второй 17 блоки памяти, первый 18 и второй 19 сумматоры и делитель 20.

Устройство работает следующим образом.

Тактовый генератор 4 блока 3 управления вырабатывает тактовую частоту опроса каналов многоканального аналого-цифрового преобразователя 1. Эта частота поступает на счетчик 5 каналов, где делится до кадровой частоты и поступает на счетчик 6 времени. Тактовый генератор 4, счетчики 5 и 6 выдают свою информацию на синхронизатор 7, который с помощью шинных формирователей вырабатывает информативные сигналы о номере канала и времени для работы многоканального аналого-цифрового преобразователя 1 и накопителя 2 и с помощью мультивибратора управляющий сигнал в конце каждого канального такта для дешифратора 11.

Первый сумматор 8 вырабатывает код отклонения измеренного значения параметра, поступающего с многоканального аналого-цифрового преобразователя 1, от прогнозируемого значения параметра, хранящегося в первом блоке 13 памяти. Во втором алгебраическом сумматоре 10 код отклонения вычитается из кода допуска, поступающего с регистра 9, и вырабатывается сигнал переноса или не вырабатывается в зависимости от того, больше ли отклонение, чем допуск, или не больше. Прогнозируемое значение кода данного параметра вырабатывается третьим сумматором 12 путем суммирования кодов прогноза в предыдущий момент квантования и приращения, хранящегося во втором блоке 14 памяти. Вырабатывается приращение делителем 20, выполненным, например, на постоянном запоминающем устройстве, и осуществляющем деление кода приращения параметра между двумя последними записями на код приращения времени. Вырабатываются эти приращения параметра и времени вторым сумматором 19 и первым сумматором 18 блока 15 дифференцирования.

Зо

Время и значение параметра последней записи в накопитель 2 хранятся соответственно в первом 16 и во втором 17 блоках памяти. Все блоки 13, 14, 16 и 17 памяти имеют столько ячеек памяти, сколько и каналов в многоканальном аналого-цифровом преобразователе 1, и управляются соответственно по пятым, третьим, вторым и третьим входам по кодам, соответствующим номеру обрабатываемого канала.

При поступлении синхронизирующего импульса из блока 3 управления на дешифратор 11 вырабатывается выходйой импульс дешифратора 11. Если отклонение измеренного значения параметра от прогнозируемого меньше допуска, импульс с первого выхода дешифратора 11 инициирует запись в первый блок 13 памяти прогнозируемого значения параметра. Если отклонение больше допуска, то импульс с второго выхода дешифратора 11 инициирует запись в накопитель 2, а также запоминание новых исходных данных для последующего прогнозирования параметра методом линейной экстраполяции. При этом в первый 13 и во второй 17 блоки памяти записывается код преобразования с аналого-цифрового преобразователя 1. В первый блок 16 памяти записывается новое значение времени последней записи данного параметра, в блок 14 памяти— новое значение приращения для дальнейшей экстраполяции.

Технические преимущества предложенного устройства заключаются в том, что в накопитель записываются только те значения каждого параметра, по которым можно восстановить весь закон изменения параметра с погрешностью, не превышающей допуск. Благодаря этому увеличивается время записи информации в накопитель без увеличения емкости памяти.

1. Устройство для сбора и регистрации информации, содержащее блок управления, первые и вторые выходы которого соединены с первыми входами соответственно аналого-цифрового преобразователя и первого блока памяти, и накопитель, отличающееся тем, что, с целью повышения информативности устройства, в него введены сумматоры, регистр, дешифратор, второй блок памяти и блок дифференцирования, причем выходы аналого-цифрового преобразователя соединены с первыми входами накопителя, первыми входами первого сумматора, первыми и вторыми входами блока дифференцирования и вторыми входами первого блока памяти, выходы первого сумматора соединены с первыми входами второго сумматора, выходы блока дифференцирования соединены

1262552

Сост а вител ь В. Бо родин

Редактор И. Николайчук Техред И. Верес Корректор М. Самборская

Заказ 5434/50 Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

3 с первыми входами второго блока памяти, выходы которого соединены с первыми входами третьего сумматора, выходы третьего сумматора соединены с третьими входами первого блока памяти и с вторыми входами первого сумматора, выходы первого блока памяти соединены с вторыми входами третьего сумматора, выходы регистра соединены с вторыми входами второго сумматора, выход которого соединен с первым входом дешифратора, первый и второй выходы де- 10 шифратора соединены соответственно с четвертым входом первого блока памяти и с объединенными пятым входом первого блока памяти, вторым входом второго блока памяти, третьим и четвертым входами блока дифференцирования и вторым входом накопителя, вторые выходы блока управления соединены с объединенными третьими входами накопителя, пятыми входами блока дифференцирования и третьими входами второго блока памяти, третий выход блока управления соединен с объединенными четвертыми входами накопителя и шестыми и седьмыми входами блока дифференцирования, четвертый выход — с вторым входом дешифратора, вторые входы аналого-цифрового преобразователя являются входами устройства.

2. Устройство по и. 1, отличающееся тем, что блок дифференцирования содержит блоки памяти, сумматоры и делитель, причем выходы первого и второго блоков памяти соединены с первыми входами соответственно первого и второго сумматоров, выходы которых соединены соответственно с первыми и вторыми входами делителя, вторые входы второго. сумматора и первые входы второго блока памяти являются соответственно первыми и вторыми входами блока дифференцирования, первый вход первого блока памяти и второй вход второго блока памяти являются соответственно третьим и четвертым входами блока дифференцирования, объединенные вторые входы первого блока памяти и третьи входы второго блока памяти, третьи входы первого блока памяти и вторые входы первого сумматора являются соответственно пятыми, шестыми и седьмыми входами блока дифференцирования, выходы делителя являются выходами блока дифференцирования.