Цифровой фазовращатель

Цифровой фазовращатель

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и измерительной технике. Предназначено для дискретного изменения фазы входного сигнала. Целью изобретения является повьшение точности работы фазовращателя за счет устранения фазовой ошибки. Для этого в устройство , содержащее генератор 1 имвб/Jfffd фиг.1

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) (11) (51)4 Н 03 К7 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТБУ

gP: f а

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3817334/24-21 (22) 23.11.84 (46) 07.10.86. Бюл. 11 37 (72) В.М.Воина и В.В.Атаманюк (53) 621.314 (088.8) (56) Авторское свидетельство СССР

11 474102, кл. Н 03 К 7/04, 1972.

Авторское свидетельство СССР

У 544125, кл. Н 03 К 13/02, 1972. (54) ЦИФРОВОЙ ФАЗОВРАПАТЕЯЬ (57) Изобретение относится к автоматике и измерительной технике. Предназначено для дискретного изменения фазы входного сигнала. Целью изобретения является новьппение точности работы фазовращателя sa счет устранения фазовой ошибки. Для этого в устройство, содержащее. генератор 1 импульсон, делитель 2 частоты (двоичный счетчик), блок 3 сравнения кодов младших раэрядон, блок 10 сравнения старших разрядов, преобразователь 4 кодов, блок 5 переноса фазового сдвига, триггер, шину 15 "Код фазы", введены блок 12 вычитания, шина 16 Код попранки", блок 13 задер>кки, коммутатор 14, а триггер выполнен в виде Ю -триггера 11. Блок

5 включает н себя смесители 6 и 8, фильтр 7, выделяющий разностную частоту (f — f/N), и фильтр 9, выделя262712 ющий суммарную частоту j(f — Е/N)+

+ f/NJ = f . Преобразователь, 4 выполняет функцию хранения кодов. Сущность изобретения эакл>чается н том, что первая составляющая. ошибки устраняется вычитанием иэ входного кода числа К, К < (0,1>..., N-11, а вторая составляющая устраняется задержкой импульсов, приходящих на З -вход триггера при входных кодах допускающих возможность неправильного срабатывания схемы

3 ил. входом — с выходом разряда с наибольшим весом из младших разрядов шины

15 "Код фазы", блок 13 задержки по входу соединен с выходом блока 10 сравнения старших разрядов, второй вход блока 12 вычитания соединен с шиной 16 "Код поправки", выход соединен с входом преобразователя 4 кода, первые входы блока 12 вычитания соединены с шиной 15 "Код фазы" °

Устройство работает следующим образом.

Пусть на выходе преобразователя 4

> фазовый сдвиг задается для и младших разрядов числом, для h старших

I разрядов числом 1 . Тогда на выходе блока 3 сравнения младших разрядов импульсная последовательность будет сдвинута относительно опорной на величину

Цифровой фазонращатель содержит задающий генератор 1, делитель 2 частоты (двоичный счетчик), блок 3 сравнения кодов младших разрядов, преобразователь 4 кодов, выполняющий функцию хранения кода, блок 5 пере20 носа фазового сдвига, включающий в себя первый смеситель 6, первый фильтр 7, выделяющий раэностную частоту (f — f/N), второй смеситель 8, фильтр 9, выделяющий суммарную часто- 2, ту f(f — f/N) + f/Nj = f, блок 10 старших разрядов, D -триггер 11, блок

12 вычитания, блок 13 задержки, коммутатор 14, при этом один иэ входов триггера 11 соединен с выходом блока 5 переноса фазового сдвига, вхо30 ды которого соединены с выходом генератора 1 импульсов, делителя 2 частоты и блока 3 сраннения кодов млад" ших разрядов, а второй вход триггера

11 соединен с выходом коммутатора 14, который входами соединен с выходами блока 13 задержки, а управляющим

2л — i

N (2) Изобретение относится к антоматике и измерительной технике и предназначено для дискретного изменения фазы входного сигнала.

Целью изобретения является повышение точности работы фазовращателя за счет устранения фазоной ошибки.

На фиг.l приведена структурная схема фазовращателя; на фиг.2— временные диаграммы, поясняющие работу фазовращателя, на фиг.3 — пример реализации блока задержки.

1 где У и — частота повторения импульсов опорного генератора.

Выражая фазовый сдвиг на выходе блока 3 сравнения младших разрядов через значение входного кода, получим где N — коэффициент деления счетчика

2, а 0 с 1 1Ч вЂ” 1, 1Ч = 2"

На выходе блока 5 фазовый сдвиг

f сигнала частотой — перенесется на

N частоту f; в результате чего импуль262717 4 полученный фазовый сдвиг q оказывается отличным от задаваемого на hq: j

g =срiаср . т

° t = 1 —

N N (3) Аналогично на выходе блока 10 сравнения старших разрядов получим

tz = 3 т (4) 2»

9- 3 н (5) (12) где О

1 п з

Лч

N (13) I

Т

+ t = j T+ i ° (6) д будет равно

Цена единицы старшего разряда равна 2 »»/N. Из выражения (7) видно, что 5 данный фазовращатель обеспечивает фазовый сдвиг в пределах

2»

О

N2 (8)

2 II аЧ = --

1»1 2

F-=N (10) = К, (16) 50

Однако фазовращатель при таком подключении D -триггера имеет два основных недостатка. Первый заключается в том, что в результате временных задержек в схеме при нулевом 5 задающем коде разность фаз между опорным и выходным сигналами может быть отличной от нуля. В результате (17) < T» сы на его выходе будут смещенными относительно опорных на выходе задающего генератора 1 на величину

Если подавать сигнал с выхода блока 10 сравнения старших разрядов на

33-вход триггера 11, а сигнал с выхода блока 5 переноса фазового сдвига на вход синхронизации, получим сигнал на выходе, сдвинутый относительно опорного на величину

Выражая суммарный фазовый сдвиг на выходе триггера ll через значение входного кода, получим

2» . 2» 2»

q j- — + i ° — = -- (jN + i)

N2 (7) При этом обеспечивается дискрет изменения фазы при частоте выходных импульсов

Положим для определенности, что

2и, 2»

К -- а а(((К + 1)

N2 N2.где К (0,1»..., N — 1).

Второй недостаток заключается в том, что, если временное положение фронтов импульсов, приходящих на входы 2 -триггера, совпадают, то схема может давать сбой. Возникшая фазовая ошибка при этом будет равна

Число кодов при таких положениях им пульсов равно N. Зн ач ение к ода, прикотором может возникать ошибка

I и 211 2 щ = ад+ а = — К+ — (14)

Е N2 N Р = К + 3 N. (15)

При этом первая составляющая ошибки а принимается с точностью до младшего разряда. В выражении (14) она

2» равна 112» К.

Сущность изобретения заключается в том, что первая составляющая ошибки устраняется вычитанием из входного кода числа К, а вторая составляющая устраняется задержкой импульсов, приходящих на 2 -вход триггера при входных кодах, допускающих воэможность неправильного срабатывания схемы.

Из формулы (15) следует, что совпадение фронтов импульсов на входах триггера 11 будет возникать при коде младших разрядов, равном и при любом коде старших разрядов.

Если при кодах, значение которых определяется выражением (16), им- . пульсы на выходе блока 10 сравнения старших разрядоз будут задержаны на величину dt, причем х Я + К и j = — 1- К

Б

Если вычитать из входного кода величину (18) 1 =N+K, 20 а на D -вход триггера 11 подавать

1 )1 сигналы U и Uä таким образом, что с— при i — + К подается U,, N

l при i - — + К подается UI то неоднозначность устраняется и дополнительной фазовой ошибки не будет, Вычитанием из входного кода кроме величины К величины Й компенсиру3 1 ется задержка U и Б„на Т

Для управления коммутатором 14 можно использовать самый старший раз- З5 ряд кода младших разрядов, поскольку его вес равен Н/2. . Число К находится опытным путем при отладке фазовращателя,.

3 .1 262 то неоднозначность срабатывания триггера 1! исчезает и дополнительная фазовая погрешность возникать не будет.

Проще всего получить задержку на

Т

Возможная принципиальная схема блока 13 задержки на D -триггерах приведена на фиг.3

На выходах блока 13 сигнал U, 1Î задержан относительно Ою íà T, а сигнал 11 на т /2, что соответству ет задержке, задаваемой кодами

712

Форм улан зобретения

Цифровой фазовращатель, содержа щий генератор импульсов, подключенный к входу делителя чаетоты, первые входы которого соединены соот ветственно с первыми входами блока сравнения кодов младших разрядов и с первыми входами блока сравнения кодов старших разрядов, вторые входы которых соединены соответственно с выходами преобразователя кодов, второй выход делителя частоты подключен к первому входу блока переноса фазового сдвига, второй вход которого соединен с выходом генератора импульсов, третий — с выходом блока сравнения кодов младших разрядов, а выход — со счетным входом триггера, шину "Код фазы", о т л и ч а ю щ и йс я тем, что, с целью повышения точности, в него введены блок вычитания, шина "Код поправки", блок задержки, коммутатор, а триггер выполнен в виде 33 -триггера, 0 -вход которого соединен с выходом коммутатора, входы которого соединены с выходами блока задержки, входы которого подключены соответственно к выходу генератора импульсов и выходу блока сравнения кодов старших разрядов, при этом управляющий вход коммутатора подключен к разряду с наибольшим весом из младших разрядов шины "Код фазы", которая соединена соответст- . венно с первыми входами блока вычи- . тания, вторые входы которого подклн чены к шине "Код поправки", а вход блока вычитания соединен с входом преобразователя кодов.

1 2627 l 2

Составитель M.Ëåîíîâà

Техред А.Кравчук

Корректор Е.Рошко

Редактор АД1андор

Заказ 5446/58

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãîðoä, ул.Проектная,4