Многопороговый логический элемент

Многопороговый логический элемент

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использ .овано в цифровых устройствах переработки информации. Цель изобретения расширение фнкциональных возможностей . Устройство содержит линейный сумматор 1, элемент И-НЕ 5, одноразрядный счетчик 6, элемент И 9 и К инверторов -15. Введение К + М-разрядного регистра 14 сдвига, элемента И-НЕ 12 и элемента ИЛИ 13 и образование новых связей между элементами устройства позволяет увеличить число реализуемых переключательньк функций. ,2 табл. 1 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 03 К 19 096

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМЪ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Г10 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3808000/24-21 (22) 06.11.84 (46) 07.10,86. Бюп. №- 37 (7!) Омский политехнический институт (72) И.А.Пальянов (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 936427, кл. Н 03 К 19/02, 1982.

Авторское свидетельство СССР

¹ 1112564, кл. Н 03 К 19/02, 1983. (54) ЯОГОПОРОГОВЫИ -ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (57 ) Из обре те ние може т быть и спользовано в цифровых устройствах переработки информации. Цель изобретения— расширение функциональных возможностей. Устройство содержит линейный сумматор 1, элемент И-ИЕ 5, одноразрядный счетчик 6, элемент И 9 и К инверторов 15. Введение К + 11-pasрядного регистра 14 сдвига, элемента

И-НЕ 12 и элемента ИЛИ 13 и образование новых связей между элементами устройства позволяет увеличить число реализуемых переключательных функций.

2 табл ° 1 ил.

1262722 мированы

Изобретение относится к импульс— ной технике, в частности к многопорогавь<и логическим элементам, и може т быть использовано в цифровых устройств ах переработки информации, Целью изобретения является рас.ширение функциональных возможностей, а именно — увеличение числа реализуемых переключательных функций.

На чертеже представлена схема мнагопорогоного логического элемен— та.

Многопороговь<й логический элемент содержит линейный сумматор 1, состоящий из входных диодов 2, первые выводы каждого из которь<х соединены с соответствующими входами линейного сумматора, которые подключены к входам устройства, а вторые подключены к одноименным первым выводам соответствующих разделительных диодов 3 и к первым выводам со— ответствующих первых весовых резисторов 4, вторые выводы которых соединены с шиной источника питания, вторые выводы разделительнь<х диодов соединены с выходом линейного сумматора; выход линейного сумматора подключен к первому входу первого элемента

И-HE 5, выход которого соединен со счетным входом одноразряднога счетчика б, а второй и третий входы первого элемента И-НЕ 5 соединены соответственно с входом 7 тактирующих импульсов и входом 8 управления наl ч алом ре ализ ации переключатель ной функции, выход,одноразрядноrа счет— чика подключен к первому входу элемента И 9, второй вход которого соединен с выходом 10 признака окончания реализации переключательнай функции, выход элемента И 9 соединен с выходом 11 устройства.

Устройство содержит второй элемент И вЂ” НЕ 12, элемент IUIH 13, К+Мразрядный регистр 14 сдвига и К инвертаров 15, выходы которых соединены с первыми вь<водами соответствующих вторых весовых резисторов 16, вторые выводы которых подключены к первому входу первого эг<емента И-НЕ 5 и к первому входу второго элемента

И вЂ” НЕ 12, выход которого соединен с вторым входом элемента И 9, а второй вход подключен к выходу элемента

ИЛИ 13 и к четвертому входу первого элемента И-НЕ, входы элемента ИЛИ соединены с входами соответствующих инверторов и подключены к выходам

5 !

О

50 соответствующих К младших разрядов регистра !4 сдвига, К<-!"! входов которого соединены с входами устройства, тактовый вход регистра 14 подключен к выходу первого элемента И-НЕ 5, а вход 17 предварительной записи подключен к входу предварительной записи всего устройства.

Иногопороговый логический элемент работает слепуюшим образом.

Перед подачей входных сигналов на входы линейного сумматора 1 производится установка одноразрядного счетчика б в нулевое состояние и запись в регистр 14 информации путем подачи двоичного кода на его входы и сигнала записи на вход 17. Двоичный код записывается в регистр 14, определяет количество и величины порогов у многопарагового логического элемента. Двоичный код 10...0, записанный в К младших разрядах регистра 14, обуславливает появление единичного сигнала на К-м выходе ре— гистра 14 и подключение к отрицательному полюсу источника питания весового резистора 16. К, определяющего порог срабатывания T< ., код 010...0, записанный в К младших разрядах регистра 14, вызывает подключение резистора 16. К-l, соответствующего порогу Т (Т 3 Т<). Дваичныи кад

110...0, записанный в К младших разрядах регистра 14, вызывает подключение к отрицательному полюсу источника питания параллельно вкл«<ченных резисторов 16.К и 16.К-!, соответствующих порогам Т, и Т, что эквивалентно порогу мнагопорогового логического элемента Тз = Т< + Т .

После занесения информации в регистр 14 на входы линейного суммато-. ра поступают входные сигналы, которые в произвольных комбинациях запирают входные диоды 2. Сигналы. признаков окончания реализации переключательных функций многопороговыми логическими элементами, связанными с входами линейного сумматора l рассматриваемого элемента, поступают на вход 7, единичный сигнал на котором означает, что все входные переменные на входах линейного сумматора сфорПоложим, что в младшие разряды регистра 14 занесен код 10...0, а в старшие — код 0...0, Если на входах линейного сумма,тора 1 присутствует комбинация

1 26272? входных переменных, для которой

i n х;с ;Т,, то ток от источника nui -=1

Тания через резисторы 4 и соответствующие входному коду открытые диоды

3 переключится в цепь резистора 1b.1, соответствующий порогу Т,, вызывая на нем падение напряжения, недостаточное для срабатывания дискриминатора на первом элементе И-HF, 5. Так- !0 товые импульсы, подаваемые на вход 8, в этом случае не проходят на вход счетчика 6, состояние которого останется нулевым. При этом на выходе 11 многопорогового логического элемен- 15 та сформируется нулевое значение реализуемой функции, На выходе 10 сигнала окончания реализации переключательной функции присутствует сигнал логической единицы, так как на входе второго логического элемента И-HK 12 связанном с выходом

7 линейного сумматора, присутствует низкий уровень напряжения.

Пусть теперь на входы линейного сумматора 1 поступила комбинация входных переменных, для которой

Т Q х ° а с Т . В этом случае ток

Ф 1 2

i=i от источника питания через резисторы

4 и открытые диоды 3 переключается

30 в цепь резистора 16.1, соответствующего порогу Т<, вызывая на нем падение напряжения, достаточное для срабатывания дискриминатора на первом элементе И-НЕ 5. На выходе второго 35 элемента И-НЕ 12 в этом случае присутствует уровень напряжения логического нуля, поскольку на обоих его входах присутствуют сигналы логических единиц. 40

Тактовые импульсы, подаваемые на вход 8, проходят на выход первого элемента И-НЕ 5, изменяя состояние счетчика 6 на единичное, и,пос- 4> тупая на тактовый вход регистра 14, сдвигают в нем информацию на один разряд вправо (в сторону младших разрядов), При этом в К младших разрядах регистра 14 образуется код

010...0, вызывая тем самым изменение порога срабатывания дискриминатора, за счет подключения к отрицательному полюсу источника питания резистора

16.К-1,. определяющего порог срабаты- 55 вания Т . Поскольку на входы много-порогового логического элемента пос- тупила комбинация входных сигналов и удовлетворяющая условию Е х я; с Т, I то падения напряжения на резисторе !

6.К-1, соответствующего порогу срабатывания Т, становится недостаточно для срабатывания дискриминатора на первом элементе И-НЕ 5.

Следовательно, тактирующие импульсы не проходят на счетчик 6 и на тактовый вход регистра 14. При этом на выходе элемента И-НЕ 12 формируется уровень логической единицы, посту пающий на выход 10 и на второй вход элемента И 9. Поскольку счетчик

6 находится в единичном состоянии, то на выходе 11 многопорогового логического элемента формируется единичное значение реализуемой функции.

Аналогичным образом ътроисходит работа многопорогового логического элемента и при других комбинациях сигналов на входах линейного сумма-тора 1. При этом тактирующие сигналы проходят на счетчик 6 и тактовый вход регистра 14 до тех пор, пока и величина 2:. х; и; превосходит или ! 1 с! равна порогу срабатывания дискриминатора на первом элементе И-НЕ 5, определяемому двоичным кодом, находящимся в младших разрядах регистра

14. И на выходе второго элемента

И-НЕ !2 в этих случаях присутствует сигнал логического нуля, запрещающий выдачу результата реализации логической функции на выход 11 ° Как и только величина x ы; станет мень!.1

% ше порога срабатывания либо в К младших разрядах регистра 14 устано-, вится код 00...0, то тактовые сигналы не проходят на выход элемента

И-НЕ 5 из-за того, что, как минимум, на одном из его входов устанавливается уровень напряжения, соответствунюций логическому нулю. По той же причине на выходе второго элемента

И-НЕ 12 устанавливается сигнал логической единицы, разрешающий выдачу результата реализации логической функции на выход -11.

Если величина х;и; больше четноicy

=o порога и меньше нечетного, то после прекращения поступления тактирующих импульсов на вход счетчика 6 он устанавливается в нулевое состояние.

При этом на выходе 11 многопорогового логического элемента формируется

1262722

Таблица I

Наборы порогов и реализуемая функция

Веса входов

Ю Ц Я Я4

Входные переменные к, г, г, I т,=2

Т =3

Т =4 з т,=2

Т. =3

Т =4

Т, =3

Т =4

Т,=I

Т =2

z т =3

Т =4

Т,= 2

Т,=Э

Т =I

8 .1

О О О О

О О

О

0 О

О 0

О О О 1

О 0 1 О

О

0

0

О

0 О 1 1

О 1 0 О

О 1 О 1

О 1 1 О

О

О

О

О

О 1 1 1

1 0 О О

О

О

1 0 О 1

О

О

1 О О,о г

1 1 О 0

О

1 1 О 1

1 ) 1 О

I 1 1 1

О

О уровень логического нуля. Если веи личина, к, у;, поступающая на входы

1е1 линейного сумматора I, больше нечетного порога, но меньше четного, то после прекращения поступления тактирующих импульсов счетчик остается в единичноМ состоянии, которое и определяет единичное значение функции на выходе II многопорогового логического элемента.

Если перед поступлением входных сигналов в К младших разрядах регистра !4 установлен код, отличный от 15

l0...Î, а в rn старших отличный от

0...0, то многопороговый элемент будет реализовать другую переключательную функцию. При этом очередной порог многопорогового логического элемента будет определяться кодом, находящимся в данный момент времени в К младших разрядах регистра 14.

В качестве примера .могут быть приведены некоторые переключательные функции, которые могут быть реализованы многопороговым логическим элементом.

В табл. 1 приведены таблицы истинности переключательных функций f, — f

8 в зависимости от наборов порогов элемента. Функции f< — f реализуются однопороговым элементом, функции

f< †. f8 - двухпороговыми элементами, f — трех и fs — четырехпороговыми элементами.

О 1

О О

О 1

О 1

О О О О

О 1

О 1

О О

О 1 .О О

О 0

1. О

7 1262722

В табл. 2 приведены коды, записываемые в регистр 14 перед началом

Т а блица 2

Содержимое разрядов регистра !4

Фун к— ция

М старших (М = 4) К младших (К = 4) г ) 1 . 2 3 4 1 3 (4

0 0 0 1

0 1 1 0

1 0 0 0 0

2 0 0 0 0

1 1

0 1

3 0 0 0

4 0 0 0

5 0 0 1

0

0 1

1 1

1 1

6 0

7 0

8 1

0

- Направление сдвига

Рассмотрим, к примеру, как реализуется однопороговая переключательная функция f>. Перед началом реализации функции в 2-й, 3-й и 4-й младшие основные разряды регистра 14 за- 35 носятся единицы, в остальные разряды — нули. Такой код определяет порог элемента, равный 3. Счетчик 6 устанавливается в нулевое состояние.

Пусть на входы линейного суммато- ра поступили входные сигналы,для которых 2:. ; и;с3. Поскольку для рассмат-! l риваемого входного набора взвешенная сумма меньше порога, то напряжение на входе порогового элемента 45

И-НЕ 5 будет недостаточно для его срабатывания. Тактовые импульсы, подаваемые на вход 8, в этом случае не проходят на вход счетчика 6, состояние которого остается нулевым.

При этом на выходе 11 многопорогового логического элемента сформируется нулевое значение реализуемой функции, а на выходе 10 — сигнал окончания реализации переключательнои Функции -55 сигнал логической единицы.

Пусть 2 х; ы; >3. В этом случае

1 Is на выходе линейного сумматора появля" реализации переключательной функции. ется напряжение, достаточное для сра батывания первого элемента И-НЕ 5.

Тактовые сигналы, подаваемые на вход

8, пройдут на выход элемента И-НЕ 5 и будут продвигать содержимое регистра 14 до тех пор, пока в нем не останутся одни нули. Таких сигналов будет 3, счетчик 6 после окончания следования сигналов на выходе элемента И-HE 5 останется в единичном состоянии, что и определит значение реализуемой функции.

Реализация двухпороговой функции

f < . Пороги T, = 3 и Т = 4 определяются кодом из табл.2. Причем перед началом работы порог элемента равен

3 (три единицы в основных разрядах регистра 14).

Если для входного кода выполняет4 ся условие K )r; ы, <3, то как и в npelcl дыдущем случае, выходная Функция рав.т на нулю.

В случае соблюдения условия 7л;(э;

= 3, на входе элемента И-НЕ 5 появ. ляется уровень напряжения, достаточный для его срабатывания. На вход элемента И-HE 5 поступит один тактовый сигнал, который переключит счет-.

1 2627?2

Составитель П.Смирнов

Техред А.Кравчук

Редактор А.Шандор

Корректор О.Луговая

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 5446/58

Производственно — полиграфическое предприятие, г. Ужгород, ул.Проектная,4 чик 6 в единичное состояние и сдвинет информацию в регистре !4 на один разряд вправо. При этом все младшие разряды регистра 14 будут заполнены единицами, что приведет к установке Ho— вого порога Т = 4. Поскольку в рас4 сматриваемом случае . х;я = 3, то потенциала на входе первого элемента

И-НЕ 5 недостаточно для его срабатывания и на выходе 11 формируется единичное значение функции. Пусть

4, к; u, = 4. На входе элемента

1 1 = 1

И-HE 5 появляется высокий уровень напряжения> который обеспечивает его срабатывание. Тактовые сигналы, подаваемые на вход 8, будут проходить на выход элемента И-НЕ 5, изменять состояние счетчика 6 и сдвигать ин— формацию в регистре 10 до тех пор, пока в нем не останутся одни нули.

Число таких сигналов будет равно шести.

Следовательно, после прохождения тактовых сигналов триггер переключит— ся в нулевое состояние, что и определит нулевое значение функции f<.

Аналогичным образом реализуются и другие переключательные функции.

Формула и з обретения

С ногопороговый логический элемент, содержащий линейный сумматор, состоя35 щий из входных диодов, пе рвые выв оды каждого из которых соединены с соответствующими входами линейного сумматора, которые подключены к вхо— дам устройства, а вторые подключены к одноименным первьпч выводам соот— ветствующих разделительных диодов и к первым выводам соответствующих первых весовых резисторов, вторые выводы которых соединены с шиной источника питания, вторые. выводы разделительных диодов соединены с выходом линейного сумматора, выход линейного сумматора подключен к первому входу первого элемента И†HF., выход которого соединен со счетным входом одноразрядного счетчика, а второй и третий входы первого элемента И†HF. соединены соответственно с входом тактирующих импульсов и входом управления началом реализации переключательной функции, выход одноразрядно— го счетчика подключен к первому входу элемента И, второй вход которого соединен с выходом признака окончания реализации ьереключательной функции, выход элемента И соединен с выходом устройства, о т л и ч а ю— шийся тем, что, с целью расшире— ния функциональных возможностей, в него введены второй элемент И-НЕ, элемент ИЛИ, К+И-разрядный регистр сдвига и К инверторов, выходы которых соединены с первыми выводами соответствующих вторых весовых резис— торов, вторые выводы подключены к первому входу первого элемента И-НЕ и к первому входу второго элемента

И-НЕ, выход которого соединен с вторым входом элемента И, а второй вход подключен к выходу элемента

ИЛИ и к четвертому входу первого элемента И-НЕ, входы элемента ИЛИ соединены с входами соответствующих инверторов и подключены к выходам соответствующих К младших разрядов регистра сдвига, К+М входов которого соединены с входами устройства, тактовый вход регистра подключен к выходу первого элемента И-НЕ, а вход предварительной записи подключен к входу предварительной записи всего устройства.