Устройство для назначения подканалов

Устройство для назначения подканалов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в системах ввода-вывода универсальных ЭВМ. Цель изобретения упрощение устройства. Устройство содержит блок .фо1И4ирования адреса, блок регистров адреса, блок коррекции , первый и второй блоки ключей, блок элементов ИЛИ и блок памяти. Устройство работает под управлением микропрограммы динамического назначения подканалов мультиплексных и блокмультиплексных каналов. При работе , устройство анализирует информащоо гдвух таблиц, расположенных в управляющей памяти канала. Первая таблица содержит назначенные адреса свободных подканалов и признаки, указывающие назначен подканал для данного периферийного устройства или нет. . Число слов первой таблицы равно числу адресуеьшх периферийных устройств. Вторая таблица используется для формирования адреса свободного подасанала, В начале выполнения операций вводавывода определяется занято адресованное в команде ввода-вывода периферийное устройство или нет. Если периферийное устройство свободно, проводит (Л ся анализ наличия свободных подканалов . Если свободные подканалы есть, то сформированный адрес свободного подканала с признаком,что подканал назначен , записывается в первую таблицу. После -storo проводится корректировка второй таблицы на предмет адресахщи свободных подканалов,. Если периферийное устройство занято (подканал назначен ), или нет свободных подканалов, для обмена, то операция ввода-вывода прерывается. 1 з.п. ф-лы, 7 ил.

союз советских

СО(4ИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (5))4 С 06 F 13 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ,устройство анализирует информацию двух таблиц, расположенных в управляющей памяти канала. Первая таблица содержит назначенные адреса свободных подканалов и признаки, указывающие назначен подканал для данного периферийного устройства или нет.

Число слов первой таблицы равно числу адресуемых периферийных устройств.

Вторая таблица используется для формирования адреса свободного подканала.

В начале выполнения операций вводавывода определяется занято адресован« ное в команде ввода-вывода периферийное устройство или нет. Если периферийное устройство свободно, проводится анализ наличия свободных подканалов. Если свободные подканалы есть, то сформированный адрес свободного

: подканала с признаком, что подканал назначен, записывается в первую таблицу.

После этого проводится корректировка второй таблицы на предмет адресации свободных подканалов,. Если периферийное устройство занято (подканал назначен), или нет свободных подканалов, для обмена, то операция ввода-вывода прерывается . 1 э.п. ф-лы, 7 ил. (21) 3822670/24-24 (22) 10. 12,84 (46) 15. 10.86. Бюл. Ф 38 (72) В. А. Воронцов, Н. Б. Егорова, В.М. Пронин, А. Г. Рымарчук и 3.П. Хамелянская (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 799988, кл. С 06 Р 3/04, 1978.

Авторское свидетельство СССР

В 514287, кл. G 06 F 3/04, 19?3.

Авторское свидетельство СССР

Б 1003065, кл. G 06 F 3/04, 1981. (54) УСТРОЙСТВО ДЛЯ НАЗНАЧЕНИЯ ПОДКАНАЛОВ (57) Изобретение относится к вычислительной технике и может быть использовано в системах ввода-вывода универсальных ЭВМ. Цель изобретения— упрощение устройства. Устройство содержит блок формирования адреса, блок регистров адреса, блок коррекции, первый и второй: блоки ключей, блок элементов ИЛИ к блок памяти.

Устройство работает под управлением микропрограммы динамического назначения подканалов мультиплекснык и блокмультиплексных каналов. При работе

„.80„„12 41 9 А1

1264189

Изобретение относится к вычислительной технике и может быть использовано при разработке систем вводавывода универсальных ЗВМ.

Цель изобретения — упрощение устройства, Йа фиг.1 изображено устройство для назначения подканалов; на фиг .2 — блок формирования адреса; на фиг.3 — блок регистров адреса; на фиг,4 — ; на фиг,5блок памяти, на фиг.6 и 7 — блоксхема алгоритма микропрограммы назначения подканалов.

Устройство содержит блок 1 формирования адреса, блок 2 регистров адреса, блок 3 коррекции, первый блок

4 ключей, второй блок 5 ключей, блок элементов ИЛИ 6, блок 7 памяти, входные шины 8-13, выходные шины 14 и 15, шины 16-23 межсоединения.

Блок формирования адреса содержит первый приоритетный шифратор 24, второй приоритетный шифратор 25, третий приоритетный шифратор 26, четвертый приоритетный шифратор 27, первый мультиплексор 28, второй мультиплексор 29, третий мультиплексор 30, пятый приоритетный шифратор 31.

Блок регистров адреса содержит

l первый триггер 32, второй триггер 33, первый регистр 34 номера байта, второй регистр 35 номера байта, первый регистр 36 номера бита, второй регистр 37 номера бита.

Блок коррекции включает первый дешифратор 38, второй дешифратор 39.

Блок памяти содержит пять тридцатидвухразрядных ячеек блока. памяти

ЛП1, ЛП2, ЛПЗ, ЛП4, ЛП5. Каждая ячейка разбита на байты по 8 разрядов байт О, байт 1, байт 2, байт 3.

В ячейке ЛП1 хранится указатель слов табл.2. Ячейка ЛП2 используется для формирования относительного адреса подканала. Ячейка ЛП3 применяется для формирования адреса табл.2. Ячейка ЛП4 используется для формирования . адреса табли1 Ячейка ЛП5 используется для работы со словом табл.2.

50 (фиг.5) .

Устройство для назначения лодканалов работает под управлением микропрограмм динамического назначения подканалов мультиплексных и блокмультиплексных каналов в процессе выполнения команды ввода-вывода.

Причем для анализа наличия свободных поцканалов и их оперативного назначения микропрограмма динамического назначения подканалов использует кроме устройства для назначения под( каналов две таблицы, расположенные в управляющей памяти, т. е. в памяти, где хранится микропрограмма динамического назначения подканалов.

Табл.1 предназначена для хранения назначенного адреса свободного подканала для каждого периферийного устройства, т.е..она содержит 256 последовательно адресованных ячеек управляющей памяти, каждая из которых предназначена для хранения адреса назначенного подканала для конкретного периферийного устройства.

Адресация ячеек табл.! выполняется по адресу периферийного устройства, для которого выполняется команда ввода-вывода Табл.1 кроме того, предназначена для хранения признака, который говорит о том, назначен для данного периферийного устройства подканал или нет. При назначении подканала этот признак устанавливается . После окончания работы с периферийным устройством, когда подка нал ему не нужен, этот признак сбрасывается {фиг.5) .

Табл.2, содержащая 32 последовательно адресованных тридцатидвухраэрядных слова, совместно с указателем слов, который расположен в ячейке ЛП1 и состоит из одного тридцатидвухраэрядного слова, используется для формирования адреса свободного подканала.

Адрес свободного подканала формируется иэ совокупности адресов: адреса бита указателя слов табл.2, который постоянно расположен в блоке ячеек локальной памяти в ячейке ЛП1 и адреса бита одного из тридцатидвухразрядных слов, расположенных в табл.2.

Тридцатидвухразрядный позиционяый код указателя слов табл.2 адресует 32 тридцатидвухразрядных слова.

Тридцатидвухразрядный позиционный код каждого слова табл.2 адресует

32 подканала, Таким образом, суммарная адресация, состоящая из адреса бита указателя слов табл.2. и адреса бита одного из слов табл,2, позволяет адресовать до 1024 подканалов (фиг.5).

1264189

Формирование адреса подканала для конкретного периферийного устройства выполняется следующим образом.

В начале выполнения команды ввода-вывода по адресу периферийного устройства, который задается в команде ввода †выво и запоминается в ячейке ЛП4, в блок памяти в ячейку ЛП2 выбирается строка табл.1, в 1О которой хранится адрес назначенного подканала для данного периферийного устройства и признак, назначен подканал для периферийного устройства или нет. Цель этой выборки — опре- 15 делить, занято адресованное в ко— манде ввода-вывода периферийное устройство или нет. Определение выполняется путем анализа признака назначен подканал или нет. Если подканал 20 назначен, следовательно, адресованное в команде ввода-вывода периферийное устройство занято, то выполнение команды ввода-вывода прекращается. Если подканал не назначен, следовательно, периферийное устройство свободно, выполнение команды ввода-вывода продолжается.

В процессе выполнения команды ввода-вывода осуществляется попытка назначения подканала. Для этой цели необходимо проанализировать биты указателя слов табл.2 и определить, во-первых, есть ли свободные подканалы или нет, во-вторых, если есть, З5 то сформировать соответствующий адрес слова табл.2. Для этой цели указатель слов табл.2 из блока 7 памяти, под управлением сигналов, поступающих в блок по шине 9, выдается 4О по шине 16 в блок 1 формирования адреса. При этом байт О указателя слов табл.2 поступает на входы приоритетного шифратора 24, байт 1 — на шифратор 25, байт 2 — на шифратор 26, 4> байт 3 — на шифратор 27. Каждый из этих приоритетных шифраторов на своих первом, втором, третьем выходах формирует трехразрядный код, который является адресом первого бита (начиная с нулевого) и говорит о том, что подканал свободен. Если, например, бит байта О указывают, что все подканалы, образуемые битами байта

О, заняты, то приоритетный шифратор

24 возбуждает четвертый выход. Четвертые выходы приоритетных шифраторов 24-27 поступают на входы прио4 ритетного шифратора 31, который ра— ботает аналогично приоритетному шифратору 24. Таким образом, если в указателе слов табл.2 нет ни одного бита, указывающего на наличие свободных подканалов, то возбуждается третий выход приоритетного шифратора 31.

Если свободные подканалы есть, то двухразрядный код, полученный с первого и второго выходов приоритетного шифратора 31, указывает адрес байта, а трехразрядный код, полученный на выходах мультиплексоров 28-30 — адрес бита этого байта.

Информация из блока 1 формирова ния адреса по шинам 17-19 поступает в блок 2 регистров адреса и по управляющему сигналу, поступающему по шине 10; запоминается в блоке 2.

Признак наличия свободных подканалов запоминается на триггере 32. Трехразрядный код адреса бита запоминается в регистре 36. Двухразрядный код адреса байта запоминается в регистре 34.

Таким образом, анализируя выходной сигнал с триггера 32, можно определить, есть ли свободные подканалы или нет. Если свободных подканалов нет, выполнение команды ввода-вывода прекращается. Если . свободные подканалы есть, то пятиразрядный адрес, полученный с регист ров 34 и 36, указывает адрес одного из слов табл.2. Этот адрес запоминается в блоке памяти в ячейке

ЛПЗ. По этому адресу из табл.2 читается слово, которое запоминается в блоке памяти в ячейке ЛП5.

Следующим этапом формирования адреса свободного подканала является определение адреса первого бита слова табл.2. указывающего на свободный подканал. Определение адреса бита в слове табл.2 выполняется аналогично определению адреса бита в указателе слов табл.2, Полученная в блоке 1 формирования адреса информация по управляющему сигналу, поступающему в блок 2 по шине 11, запоминается. Признак наличия свободных подканалов запоминается на триггере 33. Трехразрядный код адреса бита запоминается в регистре 37. Двухразрядный код ад1264189

15

30

55

5 реса байта запоминается в регист-е ре 35.

Таким образом, после анализа двух тридцатидвухразрядных слов, в блоке

2 регистра адреса на выходной шине

15 подготовлен суммарный десятиразрядный адрес, который генерируется регистрами 34-37 и адресует свободный подканал. Этот адрес переписывается из блока регистров адреса в блок памяти в ячейку ЛП2, Затем по адресу табл.1, хранящемуся в ячей° ° ке ЛП4, адрес свободного подканала с признаком, что подканал назначен, записывается в табл.1.

После назначения. подканалов необходимо скорректировать слово табл.2, и, если необходимо, указатель слов табл.2.- Для этой цели по коду адреса байта, полученного с выхода регистра 35 блока 2, корректируется соответствующий байт слова табл ° 2, которое хранится в блоке 7 памяти в ячейке ЛП5, путем сложения этого байта с константой, полученной в ре. зультате дешифрации в блоке 3 коррекции кода адреса бита, принятого из блока 2 с регистра 37 и простробированной управляющим сигналом, который поступает по шине 12 на первый вход блока ключеи"5. Скорректированный байт записывается в ячейку ЛП5.

После этого скорректированное

:лова табл.2. проверяется на предмет адресации в нем свободных подканалов, Для этой цели скорректированное слово табл.2 из блока памяти подается в блок 1 формирования адреса и по управляющему сигналу, поступающему в .блок 2 регистров адреса по шине 11, на триггере 33 запоминается признак наличия свободных подканалов, которые адресуются этим словом. Этот признак анализируется. Если свободные подканалы есть, указатель слов табл.2 не корректируется. Если свободных подканалов нет, коррекция указателя слов табл.2 выполняется следующим образом. По коду адреса байта, полученного с выхода регистра 34 блока 2, " корректируется соответствующий байт указателя слов табл.2, который õðàнится в блоке 7 памяти в ячейке

ЛП1, путем сложения этого байта с константой, полученной в результате дешифрации в блоке 3 коррекции кода адреса бита, принятого из блока 2 с регистра Зб, и простробироваыной управляющим сигналом, который поступает по шине 13 на первый вход блока 4 ключей. Скорректированный байт записывается в ячейку

ЛП1. Коррекция слова табл.2 и указателя слов табл.2 выполнена. Скорректированное слово табл.2 которое хранится в ячейке ЛП5, по адресу который хранится в ячейке ЛПЗ, переписывается в табл.2. Назначение подканалов закончено.

Введение в устройство для назначения подканалов блока коррекции дает возможность оперативным образом аппаратурно формировать соответствующие константы в процессе динамического назначения подканалов.

Введение первого и второго блоков ключей и блока ИЛИ позволяет, осуществлять коммутацию выходов блока коррекции, что дает возможность оперативно выбирать нужную константу в процессе динамического назначе-. ния подканалов. Введение блока памяти позволяет оперативным образом выполнять микропрограмму динамического назначения подканалов в процессе выполнения команды ввода-вывода. формулаизобретения

1. Устройство для назначения подканалов, содержащее блок формирова- ния адреса и блок регистров адреса, адресные выходы которого являются адресными выходами устройства, два управляющих входа блока регистров адреса являются первым и вторым уп равляющими входами устройства, информационный выход, выходы номера байта и выходы номера бита блока формирования адреса соединены соответственно с информационным входом, входами номера байта и входами номера бита блока регистров адреса, о т.л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит блок памяти, блок коррекции, о первый и второй блоки ключей и блок элементов ИЛИ, выходы которого являются выходами коррекции устройства, информационные входы блока памяти являются информационными входами устройства, управляющие входы блока памяти являются управляющими входами

1264189 группы устройства, выходы блока памяти соединены с входами блока формирования адреса, выходы номера бита блока регистров адреса первой и второй групп соединены соответственно 5 с входами первой и второй групп блока коррекции, выходы первой и второй групп которого соединены соответственно с информационными входами первого и второго блоков ключей, управ- 10 ляющие входы которых являются соответственно четвертым и третьим управляющими входами устройства, выходы первого и второго блоков ключей сое-, динены с входами блока элементов ИЛИ.

2. Устройство по п.1, о т л и ч аю щ е е с я тем, что блок коррекции содержит два дешифратора, входы первого и второго дешифраторов являются соответственно входами первой и второй групп блока, выходы первого и. второго дешифраторов являются соответственно выход. ми первой и второй групп блока.

1264189

11 (з)

ЯО ю

zd (3)

Л/71

ЯЛ2

J7/7З

ЛРФ

ЛЛЯ

1264189

Составитель В. Файзрахманов

Редактор И. Касарда . Техреду.Ходанич Корректор С.Черни

Заказ 5564/50 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. ужгород, ул. Проектная, 4