Многоканальное устройство для обмена данными микропроцессорной системы

Многоканальное устройство для обмена данными микропроцессорной системы

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вычислительной техники и может быть i использовано в устройствах контроля и коммутации данных микропроцессорных систем с повышенной надежностью. Целью изобретения является повышение достоверности за счет мажоритарной обработки информации и контроля за напряжением. Устройство содержит три сл с

С жв СО8ЕТСНИХ

СОЦИАЛИСТКАМ ЕСКИХ

РЕСПУБЛИК (51)4 С 06 F 13/00

"-".«3

ОПИСАНИЕ. ИЗОБРЕТЕНИЯ .

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ (57) Изобретение относится к области вычислительной техники и может быть использовано в устройствах контроля и коммутации данных микропроцессорных систем с повышенной надежностью.

Целью изобретения является повышение .достоверности за счет мажоритарной обработки информации и контроля за напряжением. Устройство содержит три

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3888706/24-24 (22) 22,04.85 (46) 15.10.86. Бюл. Ф 38 (71) Харьковское научно-производственное объединение по системам авто-. матизированного управления (72) С ° E. Баженов, К.Г. Карнаух, Г.Н. Тимонькин, С.Н. Ткаченко, В.В. Топорков и В.С. Харченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 1015383 кл. С 06 F 9/22, С 06 F t1/00, 1983.

Микропроцессорные комплексы БИС на основе интегральной инжекционной логики (Под ред. 3.М. Калошкина M. Радио и связь ° t984 ° с.58-61, рис.2.30.

„,Я0„„1264193 A 1 (54) МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ

ОБМЕНА ДАННЫИ МИКРОПРОЦЕССОРНОЙ

СИСТЕМЫ

1264193 канала держит ных 5, блок 8!

15

1-3, каждый из которых сорегистры конфигурации 4, даношибки 6, блок 7 управления, сравнения, узлы сравнения

Изобретение относится к вычислительной технике и может быть использовано в устройствах контроля

? и коммутации данных микропроцессор-ных систем с повышенной надежное- 5 тью.

Цель изобретения — повышение достоверности за счет мажоритарной обработки информации и контроля за напряжением. На фиг.1 представлена функциональная схема устройства; на фиг.25 функциональные схемы блока управления, блока сравнения, коммутаторов и узла сравнения; на фиг.6 — вре— менная диаграмма раббты устройства.

Устройство содержит три идентичных канала 1-3, каждый из которых содержит регистры конфигурации 4, 2О данных 5 и ошибки 6, блок 7 управле"ния, блок 8 сравнения с управляющи- ми входом 9, первым 10 и вторым 11 информационными входами, синхронизирующим входом 12 и первым 13, 2з вторым 14 и третьим 15 выходами, первый 16 и второй 17 узлы сравнения с выходами 18 ненормы и выходами

19 нормы, первый коммутатор 20 с информационными входом-выходом 21, входом 22 и выходом 23, вторым 24 и первым 25 разрешающими входами, второй коммутатор 26 с информационными входом-выходом 27, входом 28 и выходом 29, первым 30 и вторым 31 раз35 решающими входами, мультиплексор 32, мажоритарный блок 33, первую 34, вторую 35 и третью 36 группы элементов И, элемент ИЛИ 37, шину 38 данных, первьй 39 и второй 40 входь-в mon . 40 данных, группу 41 управляющих входов, объединяющую первый 41.1 — девятый

41.9 управляющие входы.

Блок 7 управления (фиг.2) образуют счетчик 42, генератор 43 импуль45 сов триггер 44 и элемент И 45, 16,17, коммутаторы 20,26, мультиплексор 32, мажоритарный блок 33, группы 34,35,36 элементов И, элемент 37 ИЛИ. 1 з.п.ф-лы, 6 ил.

Блок 8 сравнения (фиг.3) состоит из регистра 46, демультиплексора 47, узла 48 сравнения и элемента 49 задержки.

Коммутатор (фиг.4) 20(26) содержит первый 50 и второй 51 блоки магистральных усилителей, первый 52 и второй 53 элементы И и элемент

HC-54 . (Первый (второй) узел 16(17) сравнения (фиг.5) имеет операционный усилитель 55, элемент HE 56, первый 57— четвертый 60 резисторы, первый 61 и второй 62 конденсаторы, первый

63 и второй 64 диоды

Регистр 4 конфигурации предназначен для управления мажоритарным блоком 33 в соответствии с кодом, поступающим в этот регистр через шину 38 данных с входа-выхода 40.

Регистр 5 данных осуществляет буферизацию информации, циркулирующей между микропроцессором (вход-выход

39) и внешними устройствами (входвыход 40) . Регистр 6 ошибок предназначен для фиксации кода ошибки, формируемого блоками 8, t6 и 17. Блок

7 образует коды "01", "10", и "11" управления в течение одного такта работы устройства.

Блок 7 работает следующим образом..По управляющему сигналу, поступающему с входа 41.5, триггер 44 устанавливается в единичное состояние.

При этом импульсы с генератора 43 через элемент И 45 поступают на счетный вход счетчика 42. Так как счетчик

42 двухразрядный, в него записываются три тактовых импульса, после чего он обнуляется, а триггер 44 переводится в нулевое состояние.

Блок 8 сравнивает коды на выходе мультгплексора 32 и мажоритарного

1264193

Узлы t6 и 17 осуществляют сравнение уровней напряжения источников питания своего Е«, левого Е и правого Е„ каналов.

Если I Eсв Eë l Едy E E„(д

3 4 блока 33 в соответствии с управляю- Если на входе 31(25) при этом прищими кодами от блока 7. сутствует нулевой (единичный) сигнал, то единичным потенциалом с выхода

Блок 8 работает следующим обра- элемента И53(52) открывается блок зом. 51(50) магистральных усилителей. Это

Данные от мультиплексора 32 и ма- позволяет передавать данные с входажоритарного блока 33 через входы выхода 27 (входа 28) на выход 29

10 и 11 блока поступают на узел 48 (вход-выход 27) . Следовательно, при сравнения. При неравенстве данных нулевом сигнале на входе 31(25) комна выходе узла 48 появляется единич- tO мутатор 26(20) образует цепочку пере- ный сигнал и поступает на информа- дачи информации с входа-выхода 40(39) ционный вход демультит1лексора 47. - в регистр 5, а при единичном сигнаНа управляющие входы демультиплек- ле на входе — цепочку передачи инфорсора 47 через вход 9 последовательно мацки от мажоритарного блока 33 на поступают коды "0",. "1О" и: "1 1 от 1 вход-выход 40(39) . блока 7. Параллельно с этим узел 48 Мультиплексор 32 предназначен сРавнивает мажоРитированные данные для передачи на вход 10 блока 8 и данные от левого правого и своего сравнения информации от своего и соканалов. ° седних каналов в соответствии с кодаТаким обРаэом, эа тРи микротакта 2О ми, поступающими íà его управляющий в регистр 46 записываются результаты вход 9 с доходами формирователя 7. сравнения мажоритированных данных и Мажоритарный блок 33 осуществляет данных от двух соседних и своего ка- мажоритарную обработку данных, посналов. Код ошибки иэ регистра 46 вы- тупающих на его входы. дается на выходы t3-15 блока 8. Обнуление регистра 46 осуществляется »емент. ИЛИ 37 формирует сигнал сигналом, поступающим с управляюще- бшибки вследствие несовпадения мажого.входа l2 блока через элемент 49 ритарных данных и данных своего казадержки. длительность задержки опре- Hалае отклонения уровней напряжений деляется временем перезаписи кода 30 cioегоþ левого и правого каналов ошибки в регистр 6. (третий — пятый разряды регистра 6 ошибки). Обнуление регистра 6 осуществляется сигналом, поступающим с входа 41.9 .

Группы 34 и 35 элементов И служат для управления передачей данных в соседние каналы в зависимости от сигналов с выходов 19, 16 и 17 сравнения., (где Š— допустимое отклонение на- 40 Группа 36 элементов И преднаэнаA пряжения источ иков питания), то фор- чена ДлЯ УпРавлениЯ переДачей коДа мируется сигнал ненормы (выходы 18) ошибки на шину 38.данных по сигналу

Э в противном с„учае — си,„ал нормы опроса на входе 41.8. (в оды 19). Э и сиги ы разрешают . IIPe araeMoe УстРойство Работает передачу информации через группы 34 45 двУх основных Режимах: чтениЯ-пРиеи 35 элементов И в другие каналы. ма и записи-выдачи.

В исходном состоянии все элементы

У 16 17 злы и могут быть выполнены обнулены. В регистр 4 по управляющему сигналу с входа 4! .4 записываетtHa основе микросхемы операционного

А709. gp ся код конфигурации (Режима Работы оммутаторы и осуществляют мажоритарного блока 33) . Пусть этот код соответствует мажоритарной кон-.переключение направления передачи инфигурации, т.е, работы по принципу

Коммутаторы работают следующим образом. 55,В режиме чтения-приема устройстПри наличии нулевого сигнала на . во осуществляет передачу данных с входе 30(24) элементы И 52, 53 от- входа-выхода 40 через шину 38, коммурыты по инверсному входу. татор 26, регистр 5, мажоритарный

12

S . блок 33, коммутатор 20 на вход-выход 39. (фиг.6) . По сигналу на входе

41.7 в регистр 5 записываются данные, пос туп ающие с о вх ода -вых ода 40 че— рез шину 38 и коммутатор 26. При этом коммутатор низкими потенциалами на входах 4 1.2 и 41.3 настраивается на прохождение данных с входа-выхода 27 через блок 5 1 магистральных усилителей на выход 29. Информация с выхода регистра 5 поступает на мажоритарный блок 33, где происходит ее мажоритирование совместно с информацией, поступающей с аналогичных регистров левого и правого каналов.

Затем эта информация поступает на блок 8 сравнения и вход 22 коммутатора 20. Коммутатор 20 настроен на передачу данных с входа 22 на входвыход 21 через открытый блок 5 1 магистральных усилителей (фиг.4).

После прихода импульса на вход 41.5 устанавливается в единичное состояние триггер 44, который разрешает прохождение импульсов от генератора

43 через элемент И 45 в счетчик 42 (фиг.2) . Код с выхода блока 7 поступает на мультиплексор 32 и блок 8 сравнения. Затем в течение трех микротактов в блоке 8 осуществляется сравнение данных, поступающих с мажоритарного блока 33 и данных от ". трех каналов, поступающих с мультиплексора 32.. При этом в регистр 46 блока 8 (фиг.3) записываются результаты сравнения. По сигналу на входе

4 1.6 осуществляется запись кода в регистр 6 ошибки. Этим же импульсом, задержанным на элементе 49, происходит обнуление регистра 46. Если при сравнении было обнаружено несовпадение мажоритированных даннык и данных от соответствующих каналов или формируются сигналы ненормы узлом 16 или 17, то в регистр 6 записывается ненулевой код. Элемент ИЛИ.37 формирует сигнал прерывания по ненорме напряжения и несовпадению мажоритированных данных и данных от своего канала. По сигналу на входе 41.8 код ошибки из регистра 6 передается на шину 38 даннык для последующего анализа. Затем по сигналу на входе 41.9 происходит обнуление регистра 6. При появлении сигналов ненормы на выходах

18 узлов 16 и 17 блокируется переда ча информации из регистра 5 через

64193

5

35 группы 34 и 35 элементов И на соседние каналы.

В режиме записи-выдачи устройство осуществляет передачу данных с входавыхода 39 (от микропроцессора) через коммутатор 20 в регистр 5 и далее через мажоритарный блок 33 и коммутатор 26 на шину 38 и вход-выход 40.

В этом случае на управляющем входе

4 1.1 присутствует нулевой сигнал, который, поступая на вход 25 коммутатора 20, настраивает его на передачу информации с входа-выхода 21 через блок 51 магистральных усилителей на выход 23, а коммутатор 26— на передачу информации с входа 28 через магистральные усилители блока

50 на вход-выход 27. Далее устройст-. во работает аналогично рассмотренному выше алгоритму. Данные записываются в регистр 5 по сигналу на входе 41.7, затем осуществляется их мажоритирование, контроль и вы::дача на шину 38 через указанную (цепочку.

Если произошел отказ одного из каналов, то устройство продолжает работать в режиме "2 из 3". При этом сигнал ненормы (выход элемента

ИЛИ 37) от этого канала игнорируется .

При отказе второго канала осуществляется перестройка устройства на работу в одноканальном режиме, Для этого в регистр 4 заносится соответствующий код настройки. При работе в одноканальном режиме сигналы прерывания от всех каналов игнорируются.

Формула изобретения

1. Многоканальное устройство для обмена данными микропроцессорной системы, содержащее три канала, каждый из которых содержит два коммутатора, регистр данных, регистр конфигурации, блок сравнения, причем в каждом канале информационные входы-выходы первого коммутатора подключены к инфор- ( мационным входам-выходам соответствующего микропроцессора, информационные входы-выходы второго. коммутатора соединены с информационными входами регистра конфигурации и подключены к информационным входам-выходам периферийного устройства, при этом в каждом канале информационные выходы первого и второго коммутаторов соединены с информационными

1264193 выходов которого соединена с группой информационных входов регистра зшибок, первый, второй, третий, четвертый и пятый выходы которого соецинены с вторыми входами элементов

И первой группы, первьпЛ, второй и третий входы элемента ИЛИ соединены с третьим, четвертым и пятым выходами регистра ошибок, четвертый и пятый информационные входы которого соединены с выходами несравнения первого и второго узлов сравнения соответственно, выходы сравнения которых соединены с вторыми входами элементов И второй и третьей групп соответственно, причем первая группа информационных выходов первого канала соединена с первой группой информационных входов третьего канала, вторая группа информационных входов которого соединена со второй группой информационных выходов второго канала, первая группа информационных выходов которого соединена с первой группой информационных входов первого канала, вторая группа информационных входов которого соединена с второй группой информационных выходов третьего канала, первая группа информационных выходов которого соединена с второй группой информационных входов второго канала, первая группа информационных выходов которогд соединена с второй группой информационных входов первого канала, причем в каждом канале второй разрешающий вход первого коммутатора подключен к шине нулевого потенциала устройства, а первые входы первого и второго узлов сравнения подключены к шине единичного

2. Устройство по п.1, о т л ич а .ю щ е е с я тем, что блок управнератор импульсов и элемент И, причем единичный вход триггера являете" ся входом установки блока управления, группа разрядных выходов счетчика образует группу выходов блока управления, при этом в блоке управления выход триггера соединен с первым входом элемента И, второй вход которых соединен с выходом генератора импульсов, а выход — со счетным входом счетчика, выход переполнения которого соединен с нулевым входом триггера .

7 8 входами регистра данных, о т л ич а ю щ е е с я тем, что, с целью повышения достоверности работы, в каждый из каналов введены блок управ ления, мультиплексор, регистр ошибки, мажоритарный блок, два узла сравнения, три группы элементов И, элемент ИЛИ, причем в каждом канале первый управляющий вход первого коммутатора, первый и второй управляющие 1р входы второго коммутатора, вход установки блока управления, синхровходы регистра конфигурации, регистра ошибки, блока сравнения, регистра данных, вход сброса регистра ошибки, первые входы элементов И первой группы подключены к группе управ.ляющих выходов микропроцессора, выходы элементов И группы и выход эле- мента ИЛИ подключены к информацион- 2р ным входам периферийных устройств, при этом выходы элементов И второй и третьей групп образуют первую и вторую группы информационных выходов каждого канала соответственно, 25 первые и вторые группы информацион-ных входов мультиплексора и мажоритарного блока образуют первую и вторую группы информационных входов каждого канала, первые входы gp первого и второго узлов сравнения объединены и подключены к шине питания своего канала, вторые входы первого и второго узлов сравнения подключены к шинам питания соседних

35, каналов, при этом в каждом канале

: группа информационных выходов регистра данных соединена с первыми входами элементов И второй и третьей групп и третьими группами информа- 4О ционных входов мультиплексора и мажоритарного блока, группа стробирую- потенциала канала. щих входов которого соединена с груп. пой выходов регистра конфигурации, группа информацнонных выходов мако- gS ления содержит триггер ритарного блока соединена с группами информационных входов первого и вто рого коммутаторов и с первой группой информационных входов олока сравнения, вторая группа информа50 ционных входов которого соединена с группой информационных выходов мультиплексора, группа управляющих. входов которого соединена с группой выходов блока управления и третьей группой информационных входов блоSS ка сравнения, группа информационных

",ыч з

Фие2 ф7ийЗ

1264193 фиг. 4

Фис 8

t

t

t

t

t

t

/

Фиа б

Составитель 6.. Пестмал

Редактор Л. Пчелинская Техред M.Коданич КорректорА.Тяско

Заказ 5564/50 Тираж 671 Подписное .ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

Ф

1 13035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная ° 4