Буферное запоминающее устройство

Буферное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов. Цель изобретения - расширение функциональных возможностей устройства за счет осуществления последовательно-кольцевой записи информации. Для этого в буферное запоминающее устройство, содержащее накопитель I1, сумматор 10, счетчик 1, триггер 2, элемент ИЗ, введены регистры 4, 5 сдвига, группа 6 элементов И, элементы 7,8, 9 задержки с соответствующими функциональными связями. 1 ил. (Л с

СООЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„.$0„„Щ42Д9 (50 4 4 06 Г 13/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ . " г °

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3852111/?4-24 (22) 04.02.85 (46) 15.10.86. Бюл. ¹ 38 (72) А.И.Беляков, В,П.Гайдуков, Е.В.Одеринский и А.Н.Пресняков (53) 681 ° 327(088,8) (56) Авторское свидетельство СССР № 991512 кл. й. 11 С 19/00, 1982.

Авторское свидетельство СССР

¹ 1034069, кл. h 11 С 9/00, 1983. (54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО (57) Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов. Цель изобретения — расширение функциональных возможностей устройства за счет осуществления последовательно-кольцевой записи информации. Для этого в буферное запоминающее устройство, содержащее накопитель 11, сумматор

10, счетчик 1, триггер 2, элемент

И Э, введены регистры 4, 5 сдвига, группа 6 элементов И, элементы 7,8, 9 задержки с соответствующими функциональными связями. 1 ил.

)2642.Изобретение относится к вычислительной технике и может быть использовано в буферных запоминающих устройствах систем ввода и систем обработки информации многоканальных измерительных комплексов.

Цель изобретения — расширение функциональных возможностей устройства эа счет осуществления последовательно-кольцевой записи информа10 ции.

На чертеже приведена структурная схема устройства (механизм считывания информации из массивов устройства не показан).

Устройство содержит счетчик 1, триггер 2, элемент И 3, первый регистр 4 сдвига, второй регистр 5 сдвига, группу элементов И 6, первый элемент 7 задержки, второй элемент 8 задержки, третий элемент 9 задержки, сумматор 10, накопитель

11, первый вход 12 устройства, второй вход 13 устройства, третий вход

14 устройства, шины 15 — 17.

Счетчик 1 предназначен для фиксации .синхросигналов, поступающих на первый вход 12 устройства одновременно с информационными сообщениями. Выходы старших разрядов счетчика образуют группу выходов 15, а выходы младших разрядов — группу выходов 16, причем выходы младших разрядов подаются на сумматор 10 непосредственно, а выходы старших разрядов — через элементы И 6. Число младших разрядов счетчика определяется емкостью меньшего массива буфера, а число старших разрядов равно числу массивов.

Триггер 2 предназначен для фиксации начала и конца цикла работы устройства. Цикл начинается в момент поступления на первый вход 12 устройства синхроимпульса и отмечается по.— явлением разрешающего потенциала на выходе триггера в результате воздействия синхроимпульса на его первый вход. Цикл оканчивается в момент появления на выходе триггера запрещающего потенциала в результате воздействия на второй вход триггера сигнала с выхода элемента 9 задержки.

20

30

40

50

Элемент И 3 предназначен для коммутации через его второй вход так- 55 товых импульсов генератора (не показан) с второго входа 13 устройства.

Каждый тактовый импульс с выхода эле39 2 мента И 3 является управляющим сигналом для накопителя 11 и регистров

4 и 5 сдвига, Первый регистр 4 сдвига предназначен для фиксации и последующего сдвига сообщения, поступающего на его вход с третьего входа 14 устройства, Сообщение представляет собой совокупность измерений, каждое из которых подлежит записи в соответствующий массив накопителя 11, В каждом такте цикла работы устройства в регистре производится групповой сдвиг хранимой информации таким образом, чтобы к записи в накопитель было подготовлено очередное измерение сообщения.

Второй регистр 5 сдвига предназначен для образования последовательности констант 0...0) 0...011,0...

0111,01...1,1...1 в цикле работы устройства. Число вырабатываемых констант равно числу старших разрядов счетчика 1. В начале каждого цикла регистр находится в состоя- нии 0...0. Установка его в это состояние иэ состояния )...1 производится сигналом с выхода элемента

9 задержки в последнем такте цикла.

Образование констант производится при помощи сигналов сдвига и установки младшего разряда в 1, поступающих соответственно с выходов элементов 7 и 8 задержки.

Элементы И 6 предназначены для коммутации старших разрядов 15 счетчика 1 на соответствующие входы 17 сумматора 10. Коммутация тех или иных элементов И 6 определяется константой, поступающей на их первые входы с регистра 5 сдвига

Элементы 7 и 8 задержки предназначены для задержки тактового им1 пульса с выхода элемента И 3 на время, большее времени записи измерения с регистра 4 сдвига в накопитель Il.

Выход элемента 7 задержки соединен со сдвигающими входами регистров 4 и 5 сдвига. Задержанным этим элементом на время тактовый импульс производит групповой сдвиг в регистре 4 сдвига и поразрядный сдвиг в регистре 5 сдвига. Импульс с выхода элемента 8 задержки, задерживающего тактовый импульс наТ >, осуществляет запись 1 в правйй (младший) разряд регистра 5 сдвига. Наличие элементов 7 и 8 задерж1264239

45 ки позволяет образовывать констан-. ты в регистре 5 сдвига для соответствующих тактов цикла работы устройства.

Элемент 9 задержки предназначен

Ъ для задержки на время потенциала с выхода старшего (левого) разряда регистра 5 сдвига с целью своевременной фиксации конца цикла работы устройства состоянием триггера 2 и приведения в исходное (нулевое) состояние регистра 5 сдвига.

Сумматор 10 предназначен для образования адреса обращения к накопителю 11 в результате суммирования 15 двух слагаемых, Первое слагаемое представляет собой композицию младших разрядов счетчика 1, поступающих по шинам 16, и старших разрядов счетчика, коммутируемых через эле- . 20 менты И 6 сигналом с регистра 5 сдвига. Вторым слагаемым является константа с регистра 5 сдвига, Веса разрядов константы равны весам соответствующих старших разрядов счет †чика 1. Если второе слагаемое равно 0...0, то старшие разряды счетчика 1 в образовании первого слагаемого не участвуют и результатом суммирования является код младших 10 разрядов счетчика 1.

Накопитель 11 предназначен для фиксации по сигналу с выхода элемента И 3 измерения с регистра 4 сдвига по адресу с сумматора 10.

Устройство работает следующим образом, Перед началом очередного цикла работы устройства регистр 5 сдвига находится в состоянии 0...0, а на выходе триггера 2 имеется запрещающий потенциал, препятствующий прохождению через элемент И 3 тактовых импульсов с второго входа 13 устройства.

Очередной цикл работы устройства начинается с поступления очередного "синхроимпульса по первому входу 12 устройства и соответствующего ему очередного сообщения по третьему входу 14 устройства. Синхроимпульс учитывается счетчиком 1 и взводит триггер ?, в результате чего на выходе последнего образуется разрешающий потенциал, поступающий на пер- 55 вый вход элемента И 3.

В дальнейшем работа устройства происходит в несколько тактов.

Такт 1. Начинается с момента ггоявления на выходе элемента И 3 первого тактового импульса в цикле.

Тактовый импульс воздействует на управляющий вход накопителя II в результате чего в последнем запускается циклограмма режима "Запись".

Поскольку при этом регистр 5 сдвига находится в состоянии 0...0 и на выходах всех элементов И 6 имеют место О, то результатом суммирования, а следовательно, и адресом памяти является состояние младших разрядов счетчика 1, поступающих на сумматор 10 по шинам 16. По этому адресу в память записывается измерение, содержащееся в той части регистра 4 сдвига, которая соединена с информационным входом накопителя 11.

Спустя время, (большее, чем время записи измерения в память) тактовый импульс появляется на выходе элемента 7 задержки, в результате чего, во-первых, производится групповой сдвиг в регистре 4 сдвига и в той его части, которая соединена с накопителем ll фиксируется второе измерение сообщения, во-вторых, осуществляется сдвиг на один разряд влево содержимого регистра

5 сдвига. Однако, поскольку этот регистр находился в состоянии 0...0, то после воздействия импульса сдвига состояние его не меняется.

Г

Спустя время с начала такта л л (> ) тактовый импульс появляется на выходе элемента 8 задержки, в результате чего в младший разряд регистра 5 сдвига заносится 1 и регистр принимает состояние 0...01. В соответствии с его состоянием через соответствующий элемент И 6 транслируется состояние правого (младшего) из старших разрядов счетчика 1 на соответствующий вход 17 группы входов сумматора 10, Поскольку первым слагаемым стало число 0...0 Ь а ...а, где а ...а ю значения младших разрядов, b, — значение правого из старших разрядов счетчика I, а вторым слагаемым — константа 0...01, на выходе сумматора

10 образуется число, соответствующее следующему адресу из второго массива памяти, по которому следует записать второе измерение с регистра 4 сдвига.

1264239 б ливается — 1...1, Однако через время 1= -(1+ -, ), где t - период поступления тактовых импульсов с выхода элемента И 3, появля— ется сигнал на выходе элемента 9 задержки, в результате действия которого регистр 5 принимает исходное состояние 0...0, а триггер 2 переводится в состояние с запрещающим

1р потенциалом на выходе.

На этом кончается последний такт и, соответственно, цикл работы устройства по обслуживанию поступившего сообщения.

Время задержки выбирается большим, чем 1 +(- -,), поскольку (2 потенциал 1 на выходе старшего разряда регистра 5 сдвига появляется в предпоследнем такте, 2р

Формула из обретения рого тактового импульса, в результате чего в накопитель 11 по адресу

0...0 b,à ...а записывается второе

1 измерение с регистра 4 сдвига. Сигналом с выхода элемента 7 задержки производится групповой сдвиг в регистре 4 (и на той его части, которая сопрягается с накопителем 11, фиксируется третье измерение} и сдвиг в регистре 5 сдвига, который принимает состояние 0...010.

Однако спустя время — 1 появляется сигнал на выходе элемента 8 за держки, и состояние регистра 5 сдви га становится 0,Д.011.

В соответствии с новой константой через элементы И 6 транслируются значения первого и второго правых из старших разрядов счетчика 1 на соответствующие входы 17 сумматора 10. 25

Лоскольку одним из слагаемых теперь стала константа 0...,11, а вторым — число 0...0 Ь Ь„ а ...а, ре1 зультатом суммировайия стал адрес ячейки третьего массива, в который 30 следует записать третье измерение с регистра 4.

Следующие такты работы устройства аналогичны, Леред началом последнего такта в регистре 4 сдвига содержится последнее измерение, а на выходе сумматора 10 сформирован адрес ячейки последнего массива путем суммирования константы 1...1 и числа Ь ...Ь„ 4р

h 1 а ...а, .

Последний такт. Начинается с момента появления на выходе элемента

И 3 последнего тактового импульса в цикле. В результате воздействия 45 этого импульса в накопитель Il записывается носледнее измерение с регистра 4 сдвига.

Лоявление сигнала на выходе элемента 7 задержки приводит к групповому сдвигу информации в регистре 4 (после чего регистр полностью очищается и принимает состояние 0...0) и сдвигу в регистре 5, который принимает состояние 1...10. Спустя время -i„ в результате действия сигнала с выхода элемента 8 задержки состояние регистра 5 восстанав5

На этом первый такт цикла функционирования устройства кончается °

Такт 2, Начинается с момента появления на выходе элемента И 3 вто—

Буферное запоминающее устройство, содержащее накопитель, сумматор, счетчик, триггер, элемент И, причем первый вход накопителя соединен с выходом сумматора, входы первой группы которого соединены с выходами первой группы счетчика, вход которого соединен с первым входом триггера и является первым входом устройства, выход триггера подключен к одному входу элемента И, о т л и ч а ю щ ее с. я тем, что, с целью расширения функциональных возможностей устройства за счет осуществления последовательно-кольцевой записи информации, оно содержит первый и второй регистры сдвига, группу элементов И, элементы задержки, причем другой вход элемента И является вторым входом устройства, третьим входом ко торого является первый вход первого г. регистра сдвига, выход которого соединен с вторым входом накопителя, третий вход которого соединен с выходом элемента И и. с входами первого и второго элементов задержки, выход второго элемента задержки подключен к первому входу второго регистра сдвига, выход первого элемента задержки соединен с вторыми входами регистров сдвига, выходы второго ре.гистра сдвига подключены к первым входам элементов И группы и входам второй группы сумматора, входы третьей группы которого соединены с выходами элементов И группы, вторые входы которых подключены к выходам

7 1264239 8 второй группы счетчика, выход старше- задержки, выход которого подключен к го разряда второго регистра сдвига третьему входу второго регистра сдвисоединен с входом третьего элемента га и второму входу триггера.

Составитель О.Кулаков

Редактор М.Циткина Техред И.Попович Корректор О.Луговая

Заказ 5568/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35,Раутская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4