Устройство для цифровой фильтрации

Устройство для цифровой фильтрации

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области вьгчислительной техники. Цель изобретения - расширение функциональных возможностей за счет вьтолнения многодиапазонной фильтрации. Устройство содержит сложную структуру, включающую цифровой фильтр, счетчик адреса, элемент ИЛИ, блок запоминания признаков и адресов, блок модификации команд , блок управления; при этом блок модификации команд, блок запоминания признаков и адресов, блок управления и цифровой фильтр имеют представленные в материалах структурные схемы. Устройство может быть использовано в Системах цифровой обработки радиолокационных , сейсмических, гидроакус9 тических и других сигналов. 1 з.п. ф-лы| 11 ил., 1 табл. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) .

А1 (51) 4, Н 03 Н 17/04, )7/06, G 06 F 15 353

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 13

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3739649/24-24 (22) 14,05.84 (46) 15.10.86. Бюл.У 38 (71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (72) Ю.M.Çîðèí, 10.Ñ.Êàíåâñêèé, И.П.Краснощеков и К.Г.Самофалов (53) 681 .32(088,8) (56) Авторское свидетельство СССР

У 636616, кл. G 06 F 15/332, 1976.

Авторское свидетельство СССР

Ф 1145346, кл, С 06 F 15/332, 1983. (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ФИЛЬТРА.

ЦИИ (57) Изобретение относится к области вычислительной техники. Цель изобретения — расширение функциональных возможностей за счет выполнения многодиапазонной фильтрации. Устройство содержит сложную структуру, включающую цифровой фильтр, счетчик адреса, элемент ИЛИ, блок запоминания признаков и адресов, блок модификации команд, блок управления; при этом блок модификации команд, блок запоминания признаков и адресов, блок управления и цифровой фильтр имеют представленные в материалах структурные схемы.

Устройство может быть использовано в системах цифровой обработки радиолокационных, сейсмических, гидроакустических и других сигналов. 1 s.n. ф-лы, 11 ил,, 1 табл.

1264306

Изобретение относится к вычислительной технике и может быть использовано н системах цифровой обработки радиолокационных, сейсмических, гидроакустических и других сигналов, Целью изобретения является расширение функциональных возможностей за счет выполнения многодиапазонной (октавной) Аильтрации.

Hà фиг.l показана блок-схема предлагаемого устройства; на фиг.2— блок-схема блока модификации команд; на фиг,3 — блок-схема блока запоминания признаков и адресов; на фиг.4— блок-схема циАрового фильтра; иа фиг,5а,б — Аункциональная схема бло.ка управления; на фиг.б — временная диаграмма работы устройства; на фиг,7 — блок-схема каскадного включения фильтров; на фиг.8 — импульсная характеристика цифрового фильтра и диаграмма считывания .данных из блока памяти входных отсчетов; на фиг.9 — блок-схема алгоритма работы блока запоминания признаков и адресов и блока модификации команд; на фиг.10 — блок-схема алгоритма работы цифрового фильтра; на фиг.ll — диаграмма закона Аормирования адресов чтения.

Устройство для цифровой фильтрации содержит циАровой фильтр I, вход

2 которого является информационным входом устройства, а выход 3 — информационнь»м выходом устройства, счетчик 4 адреса, элемент ИЛИ 5, вход 6 цифрового фильтра 1, вход 7,. блок 8 запоминания признаков и адресов, информационный вход которого образуют разряды 9 — 12; блок 13 модификации команд, вход 14, выход 15 блока 13 модификации команд; выход блока 8, образованный разрядами 16 — 19; выход 20, вход 21 блока модификации команд, вход 22 цифрового фильтра 1, входы 23 — 25 блока 26 управления, вход 27 цифрового фильтра l, вход

28, вход 29 элемента ИЛИ 5, управляющие входы 30 — 32 блока 8, управляющие входы 33 — 39 блока 13 модификации команд, управляющие входы 4056 циАроного AHJIbTpa 1 и установочный вход 57 счетчика 4 адреса..Блок модификации команд (фиг.2) содержит регистр 58, коммутатор 59, элемент ИЛИ 60, регистр 61, коммутатор 62 и счетчик (модификации) 63, 20

Блок 8 фиг.З содержит узел 64 памяти признаков и узел 65 памяти начальных адресов °

Цифровой фильтр (Аиг.4) содержит блок 66 памяти (нходных отсчетов), блок 67 постоянной памяти (адресов), сумматор 68, умножитель 69, адресные счетчики 70 — 72, блок 73 постоянной памяти (коэффициентов), адресные регистры 74 и 75, адресный коммутатор

76, адресные регистры 77 84, адресный коммутатор 85, регистр 86, (информационный) регистр 87, регистр 88 (результата), (входной) коммутатор

89, регистр 90 (входного отсчета), блок 91 постоянной памяти.

Блок управления (фиг,5а,б) содержит генератор 92 тактовых импульсов, счетчик 93, дешифратор 94, элементы .

HE 95 †1 элементы И-HF 102-111 элементы И 112-119, элементы ИЛИ

I20-125, триггеры 126-131, элемент

И 132 элемент ИЛИ 133.

Работа устройства рассматривается на примере шестнадцатиоктавного фильтра нижних частот, импульсная характеристика которого представлена на Аиг.8.

Выделение 16 поддиапазонов фильтруемого сигнала соответствует каскадному включению шестнадцати идентичных фильтров (фиг,7). Фильтры

ФО...,, Ф15 в дальнейшем будут называться элементарными. В силу идентичности элементарные фильтры реализуются аппаратно на одном цифровом фильтре, При каскадном включении фильтров осуществляется прореживание даннь»х вдвое, т.е. каждый элементарный фильтр формирует очередной результирующий отсчет только по получении двух входных. В силу этого каждый последующий элементарный фильтр срабатывает вдвое реже предыдущего. Поэтому нужно сформировать такой закон назначения элементарных фильтров реализующему их аппаратному цифровому фильтру, при котором достигается равномерная загрузка оборудования арифметического устройства цифрового фильтра. В предлагаемом устройстве для этого каждый данный элементарный фильтр реализуется тогда и только тогда, когда приняты дна очередных отсчета с выхода предыдущего элементарного фильтра. С этой целью в структуру устройства введен блок 8, одной из Аункций которого з 1264306 4 является хранение и модификация признаков готовности к исполнению всех шестнадцати элементарных фильтров, Признак каждого иэ элементарных фильтров является двухбитовым словом, первый бит Полуготов" вводится в единицу после приема первого входного отсчета от предыдущего элементарного фильтра, второй бит "готов" после приема второго входного отсчета. Таким образом, во время исполнения некоторого элементарного фильтра осуществляется просмотр содержимого блока 8 и после обнаружения первого в цепочке просмотра элементарного фильтра, "Готов" которого равен единице, запоминается его номер для того, чтобы в следующем цикле исполнялся именно этот элементарный фильтр, При этом оба признака готовности его сбрасываются в ноль.и производится модификация признаков готовности элементарного фильтра, непосредственно следующего эа готовым, поскольку ему передан результат исполнения 25 обнаруженного готового к исполнению фильтра. Модификация признаков готовности нулевого элементарного фильтра производится всегда, когда приходит входной отсчет на вход уст-. 30 ройства. Нулевой элементарный фильтр также производит прореживание данных, т,е, формирует очередной выходной отсчет после получения двух входных.

Равномерная загрузка оборудования З5 цифрового фильтра достигается следу-ющим образом. Пусть gt — интервал времени между поступлением двух очередных входных отсчетов от аналогоцифрового преобразователя. Нулевой . 4П элементарный фильтр исполняется, следовательно, через промежутки времени, равные 2 t. Выбирается время вычисления выходного отсчета любым из элементарных фильтров. Тогда эа вре- 45 мя 21 всякий раз исполняется нулевой элементарный фильтр и какой-либо из последующих. Какой имейно элементарный фильтр должен исполняться в данном интервале времени 2gt, определяет содержимое блока памяти команд.

Цикл вычисления выходного отсчета цифровым фильтрам разбит на 17 тактов (диаграммы на фиг.6). Операции, связанные с работой блока 8, должны укладываться в эти 17 тактов.

Признаки готовности элементарных фильтров хранятся в узле 64 памяти признаков. С целью сокращения времени обнаружения готового к исполнению элементарного фильтра организация узла 64 памяти признаков такова, что в слове (ячейке), считываемом при одном обращении, хранятся признаки двух соседних элементарных фильтров: 0-го и 1-го, 2-го и 3-го и т.д.

Поэтому для полного просмотра цепочки из шестнадцати элементарных фильтров требуется восемь обращений к узлу 64 памяти признаков.

В 1-м такте каждого цикла из блока 26 управления на управляющий вход

30 выдается сигнал чтения из узла

64 памяти;признаков (диаграммы на фиг.6), Состояние счетчика 4 адреса в этот момент равно нулю, поэтому выполняется чтение признаков готовности элементарных фильтров, хранимых в нулевой строке узла 64 .памяти признаков. Четыре разряда признаков поступают на входы 16 — 19 блока 13 модификации команд и во второй половине первого такта по сигналу 33 блока 26 управления принимаются в регистр 58 и регистр 61 ° Если признаки "Готов" нулевого и первого элементарчых фильтров не содержат единицы, в начале второго такта по сигналу 29 блока 26 управления (диагр. на фиг,6) к содержимому счетчика 4 адреса прибавляется единица, производится считывание признаков готовности 2- ro и 3-го элементарных фильтров иэ узла 64 памяти признаков, которые по сигналу 33 принимаются в регистр 58 и регистр 61 блока 13 модификации команд и т.д, Этот процесс продолжается до тех пор, 1 пока при считывании очередного слова из узла 64 памяти признаков один из битов "Готов" не окажется равным единице. В этом случае после приема этого слова в регистры 58 и 6! блока

13 модификации команд единица в бите

"Готов" через элемент ИЛИ 60 (фиг.2) поступает на вход элемента ИЛИ 5, на вход 29 которого поступает синхросерия из блока 26 управления, заблокировав последний. При этом на счетчике 4 адреса зафиксируется номер элементарного фильтра, готового к исполнению.

В 10-м такте этот номер принимается в адресный счетчик 70 цифрового фильтра 1 по сигналу 40 блока 26 управления. Биты готовности четного и

06 Ь

5 12643 нечетного элементарных фильтров принимаются в регистр 58 и регистр 61 блока 13 модификации команд соответственно. Поскольку в 1-м такте следующего цикла обнаруженный готовый элементарный фильтр исполняется, необходимо обнулить оба его признака готовности. Предположим, что готов четный элементарный фильтр. В этом случае на выходах 24 и 25 блока 13 1О модификации команд появляется значение логического нуля и единицы соответгтвенно. Эти сигналы поступают на входы элементов ИЛИ 120-121 соответственно. Входы элементов ИЛИ 120 и

121 соединены с выходом дешифратора . 94 (фиг.5а, б), который в девятом такте устанавливается в состояние логического нуля, следовательно значение логического нуля через элемент 20

ИЛИ 120 поступает на установочный вход регистра 58, выходы которого принимают значение логического нуля °

Состояние регистра 61 не изменяется.

Теперь необходимо записать сформи- .25 рованное слово в узел 64 памяти признаков. Как следует из фиг.2 и выходы регистров 58 и 61 связаны с информационными входами узла 64 памяти признаков через коммутаторы 59 и 3!!

62 соответственно, Управление указанными коммутаторами осуществляется схемой, включающей триггер 131, элементы НЕ 101 элемента И 118 и 119 и элементы ИЛИ 124 и 125 (фиг.5а,б).

В тактах - 10 триггер 131 находится в состоянии логической единицы, при этом входы управления 36 и 37 коммутаторов 59 и 62 соответственно также находятся в состоянии логичес- 40 кой единИцы, что соответствует передаче на выход прямых значений первого и второго разрядов регистра 58 и регистра 61.

В 10м такте на вход управления 45 записью узла 64 памяти признаков поступает сигнал Запись" (диаграммы на фиг.б) и в узел 64 записываются нули в признаки готовности четного элементарного фильтра и прежнее зна- 5О чение признаков готовности нечетного.

Далее необходимо модифицировать значение признаков готовности элементарного фильтра, следующего за готовым.

Модификация осуществляется комму- 55 таторами 59 и 62 блока модификации команд 13. Сводится она к следующему если значение битов "Полуготов" и

"Готов" было равно 00,модифицированное значение будет !О., значение 1 ) модифицируется в ll, Поэтому, если на входы первого канала коммутатора модификации подать прямое значение разряда (Полуготов") и инверсное значение второго разряда (" Готов ), то коммутатор в зависимости от состояния управляющего входа будет пропускать либо текущее состояние признаков готовности (первый канал), либо модифицированные в соответствии с указанным правилом (второй канал).

В 11-м такте к содержимому счетчика и адреса добавляется по сигналу

29 блока 26 управления единица. Если готовый к исполнению элементарный фильтр имел нечетный номер, происходит смещение на одну ячейку (слово) в узле 64 памяти признаков, в противном случае изменяется только значение младшего разряда адреса, как в рассматриваемом примере. После этого по сигналу 30 блока 26 управления выполняется операция чтения из узла

64 памяти признаков, по сигналу 33 блока управления 26 считанное слово принимается в регистры 58 и 61. Одновременно в 11-м такте триггер 131 сигналом с выхода дешифратора 94 устанавливается в состояние логического нуля. При этом в зависимости от состояния младшего разряда счетчика 4 адреса, поступающего на вход

28 блока управления 26 (фиг.5а,б) изменяются состояния управляющих входов коммутаторов 59 и 62, В рассматриваемом случае управляющий вход коммутатора 59 остается в, состоянии логической единицы, что соответствует передаче содержимого регистра 58 на информационные входы узла 64 памяти признаков без модификации, а управляющий вход коммутатора 62 переходит в состояние логического нуля, что соответствует модифицированной передаче содержимого регистра 6) на информационные входы узла 64 памяти призиаков.

В 12-м такте по сигналу 30 блока

26 управления (диаграммы на фиг.б) модифицированное значение признаков элементарного фильтра, следующего за готовым, записывается в узел 64 памяти признаков, Кроме того, в течение каждого из 17-тактных циклов на вход устройства от аналого-цифрового преОбразователя поступает входной от1264306 счет и, следовательно, необходимо модифицировать признаки нулевого эле ментарного фильтра, С этой целью в 13-м такте по сигналу 57 блока 26 управления счетчик 4 адреса устанав- 5 ливается в ноль, выполняется операция чтения из узла 64 памяти признаков и прием в регистры 58 и 61 (диаграммы фиг.6). Поскольку состояние младшего разряда счетчика 4 адреса становится равным нулю, состояние управляющего входа коммутатора 59 принимает значение логического нуля, а управляющего входа коммутатора

61 — логической единицы. Таким обра- 5 зом, в момент подачи в 15-м такте сигнала записи в узел 64 памяти управляющих слов содержимое регистра

58> в котором хранятся биты призна ков готовности нулевого элементар- 2О ного фильтра, будет передаваться на информационные входы узла 64 памяти признаков с модификацией, а признаки первого элементарного фильтра — без модификации. Состояние счетчика 4. адреса не меняет своего значения до

2-ro такта следующего цикла. При этом в 1-м такте следующего цикла по сигналу 30 блока 26 управления производится чтение признаков готовности30 нулевого и первого элементарных филь тров, прием их по сигналу 33 блока 26 управления в регистры 58 и 61. Если ни один из битов "Готов" нулевого или первого элементарных фильтров не 35 содержит единицы, во 2-м такте к содержимому счетчика 4 адреса прибавляется единица и т.д.

Рассмотрим теперь работу цифрового фильтра при реализации любого из элементарных фильтров.

Операция фильтрации сводится к реализации операции ациклической свертки по формуле н- 45

-, =К IinÕ,„, n--o где h, — коэффициенты импульсной характеристики;

Ц вЂ” отсчеты входного сигнала. у

Импульсная характеристика приведена на фиг.8. Общее число N коэффициентов равно 53, причем все коэффициенты с четными номерами, кроме центрального (h ), равны йулю, общее число иену- левйх коэффициентов равно N-1/2 +1, т,е. 27. В силу симметрии импульсной характеристики относительно оси ординат число различных ненулевых коэффициентов равно 14 (13 боковых плюс 1 центральный). При таком числе ненулевых коэффициентов можно получить затухание в полосе подавления менее 80 дБ. Симметричность импульсной характеристики позволяет сократить число умножений, если входные отсчеты, которые должны быть умножены на симметричные коэффициенты, предварительно просуммировать и затем умножить на данный коэффициент. Из формулы ациклической свертки следует, что перед вычислением очередного результата последовательность входных отсчетов "сдвигается" относительно последовательности коэффициентов импульсной характеристики, В предлагаемом устройстве этот сдвиг осуществляется формированием на каждом шаге вычислений определенной последовательности адресов чтения. В силу .того, что каждый из элементарных фильтров прореживает последовательность входных отсчетов вдвое, в промежутке между вычислением двух последовательных отсчетов последовательность входных отсчетов сдвигается на две позиции. Порядок считывания входных отсчетов определяется расположением отсчета, пришедшего по времени последним. его необходимо просуммировать с самым "старшим" отсчетом, т. е, отсчетом, который.на следующем шаге вычислений использоваться уже не будет, далее суммируются отсчет, предшествовавший последнему по времени, и отсчет, пришедший после самого старшего, и т.д. Все эти операции выполняются только над отсчетами, хранимыми по нечетным адресам, за исключением того отсчета с четным адресом, который должен быть умножен на центральный коэффициент.

Поскольку нечетные адреса в данном случае изменяются от 1 до 51, существует 26 различных вариантов последовательностей адресов чтения входных отсчетов. На фиг,8 изображена диаграмма считывания отсчетов при вычислении трех последовательных результирующих отсчетов, При вычислении первого из них самым младшим" нечетным является отсчет, записанный по адресу 1, самым старшим — по адресу 51, на следующем. шаге вновь пришедший входНой отсчет записывается по адресу

51, самым "старшим" при этом стано- .

9 2643( вится отсчет по адресу 49 и т.д.

Все 26 возможных последовательностей адресов записаны в блоке 67 памяти адресов, который представляет собой постоянное запоминающее устройство. 5

На фиг.ll приведен закон формирования последовательности адресов чтения при вычислении одного резульирующего отсчета,где ак; ;обозначает содержимое ячейки блока 66 nal0 мяти адресов с -м адресом, надписи над стрелками указывают операцию, которую необходимо выполнить над содержимым ячейки, чтобы получить содержимое (i +1)-й ячейки (ы,) может

15 принимать значения 1,3,5,...,51. Все, операции выполняются по модулю 52.

Числа над нисходящими стрелками изК ф! меняются по закону 2,(-l), над горизонтальными — (-l) (2+4 к). Последняя нисходящая стрелка всегда соответствует операции -l и указывает адрес отсчета, который необходимо умножить на центральный коэффициент, Как следует из изложенного, для

25 вычисления одного результирующего отсчета необходимо в течение 17тактного цикла считать из блока 66 памяти входньж отсчетов 27 чисел, 26 из которых попарно суммируются и З0 умножаются на 13 боковых коэффициенФ тов и 27-е умножается на центральный коэффициент. Кроме того, в этом же цикле необходимо записать в блок 66 памяти входных отсчетов отсчет, по- 35 ступивший от аналого-цифрового преобразователя, и результат вычислений исполняемого элементарного фильтра.

Блок 66 памяти входных отсчетов разделен на Г6 зон по числу элемен- 40 тарных фильтров, объем каждой зоны составляет 64 слова. Это секционирование осуществляется использованием присоединенной адресации. Старшие четыре разряда, определяемые номером 45 используемого элементарного фильтра, не изменяются в течение всего времени чтения из блока 66 памяти входных отсчетов, шесть младших, поступающих из блока памяти 67 адресов определяют О адрес считываемого слова внутри зоны.

Как уже указывалось, в 9-м такте номер готового к исполнению элементарного фильтра применяется в адресный счетчик 70, в последней четверти 55

17-го такта (диаграммы на фиг.6) по сигналу 43 блока управления 26 адресный коммутатор 76 коммутирует выход

)6 10 адресного счетчика 70 на информационный вход адресного регистра 75 и по сигналу 46 блока управления 26, поступающего на синхровход адресного регистра 75,номер элементарного фильтра записывается в адресный регистр 75.

Таким образом, к началу 1-го такта следующего цикла четыре старших разряда блока 66 памяти входных отсчетов равны номеру исполняемого элементарного фильтра. Иладшие шесть разрядов в темпе чтения должны поступать из блока 66 памяти адресов. Поскольку в течение цикла обработки необходимо выполнить 27 операций чтения, младшие шесть разрядов должны приняться дважды в каждом такте. Темп выборки из блока 67 памяти адресов задается адресным счетчиком 71 (фиг,4), на счетный вход которого поступает синхросерия 48 (диаграммы на фиг,6) блока 26 управления, Поскольку в блоке 67 памяти адресов записано 26 различных последовательностей адресов чтения, он также разделен на 26 зон по 32 (число 32 выбрано как ближайшая к 27 целая степень двойки) слова в каждом. Секциоонирование также осуществляется испОльзованием присоединенной адресации. Вид последовательности адресов чтения, как уже указывалось,-определяется последним нечетным адресом, по которому осуществлялась запись в зону блока 66 памяти входных отсчетов, соответствующую данному элементарному фильтру. Указанные адреса хранятся в узле 65 начальных адресов блока 8.

В 9-м такте, когда счетчик 4 адреса содержит номер готового к исполнению элементарного фильтра, по сигналу 31 блока 26 управления из узла 65 начальных адресов считывается адрес, по которому последний раз осуществлялась запись в зону блока

66 памяти входных отсчетов данного элементарного фильтра, этот адрес поступает на вход 22 блока 91 постоянной памяти (фиг,4). Блок 91 постоянной памяти предназначен для преобразования шестиразрядного кода адреса в пятиразрядный. Начальные адреса могут принимать значения 1,3...,,51 поэтому, если непосредственно использовать их для нумерации зон блока 67 памяти адресов, половина объема блока 67 памяти адресов использоваться

1264306

Адрес

01010)

010110

11 не будет. Следовательно, имеет смысл преобразовать последовательность

1,3,...,5) в последовательность 0,1, ...,25. Адрес, считанный из узла 65 начальных адресов, поступает на входы блока 91, с выхода которого пятиразрядный код номера зоны по сигналу

40 блока 26 управления принимается в адресный регистр 78.

Перекодировка кодов приведена в )О 010111 таблице.

12 ,Продолжение таблицы

Содержимое ячейки ПЗУ

01010 ххххх

0101) Адрес

01100

0)101 ххххх

00000 ххххх

01)10

00001

00010 ххххх

10000

00011 ххххх ххххх

10001

00100

10010

00101

)00)1

OOI10 ххххх ххххх

10100

00111

10101

01000 ххххх ххххх

10110

01001

10111

000001

000011

000101

000))0

000111

00)000

001001

001011

001100 ,001 10)

001110

001111 010000

010001

010011

010100

Содержимое ячейки ПЗУ ххххх ххххх ххххх ххххх ххххх

0)1000

011001

011011

011)01

011111

100001

)0O0L1

100101

1001 )0

10011)

101001

101011

101101

10)11! ххххх ххххх ххххх ххххх 01 1 1 1 ххххх ххххх ххххх ххххх ххххх

13 1264306

Продолжение таблицы р

Соде ржимо е ячейки ПЗУ

Адрес

110001

1 l 0010

110011 ххххх

11000 ххххх

11001

В 16-м такте по сигналу 45 блока . 26 управления номер .зоны переписывается в адресный регистр 79, Необходимость введения этого регистра продиктована следующим. Реализация гото-. вого к исполнению элементарного фильтра начинается в 1-м такте следующего цикла, в 9-м такте того же цикла в адресный регистр 78 необходимо принять начальный адрес (номер зо->5 ни) следующего готового к исполнению элементарного фильтра. Таким образом, нынешний код не сохраняется до конца операции чтения из блока 66 памяти входных отсчетов, В 16-м такте на

30 установочный вход адресного счетчика 71 поступает сигнал 45 обнуления из блока 26 управления, В 17-м такте нулевое состояние счетчика 71 принимается по импульсу синхросерии

48 в адресный регистр 77, выходы ко- 35 торого соединены с пятью младшими разрядами адреса блока 67 памяти адресов, по этому же импульсу содержимое счетчика увеличивается на единицу. Считанный по этому адресу из блока 67 памяти адресов код (М ) по следующему импульсу синхросерии 48 принимается в адресный регистр 80, одновременно новое состояние счетчика 71 принимается в адресный регистр

77, В последней четверти 17-го такта по сигналам 43 и 44 адресный коммутатор 85 коммутирует выход регистра 80 с входом адресного регистра 81 и по импульсу синхросерии 49 код (а ) в начале 17-го такта принимается.в регистр 81. Таким образом; перечисленные элементы образуют некоторый

"конвейер", подающий коды на младшие адресные входы блока 66 памяти вход- ных отсчетов.

Входной отсчет, считанный из бло ка 66 памяти входных отсчетов по адесу «Ы,) — Х;, по импульсу синхросерии 54 принимается в регистр 87, 0дновременно по следующему импульсу синхросерии 49 в регистр 81 принимается адрес (ы,) . В начале 2-ro так- та считанное по адресу (a,> из блока

66 памяти входных отсчетов число Х по импульсу синхросерии 53 принимается в регистр 86, Значения отсчетов

Х, и Х суммируются сумматором 68 и по импульсу синхросерии 53 сформированная сумма М, - Х принимается на вход, умножителя 69. По этому же сигналу на другой вход умножителя 68 принимается считанное из блока 73 постоянной памяти коэффициентов значение коэффициента Ь,, Адресный вход блока .73 постоянной памяти коэйАициентов соединен с выходом адресного счетчика 72, на счетный вход которого по- ступает синхросария 54 из блока 26 управления. В 1-м такте каждого цикла адресный счетчик 72 по сигналу 52 блока управления 26 устанавливается в ноль. В каждом такте состояние счетчика 72 увеличивается на единицу

1 обеспечивая последовательное считывание из блока 73 памяти значений !3 боковых и 1 центрального коэффициентов, В этом же такте на вход управления накоплением умножителя 68 поступает сигнал 52 блока 26 управления, запрещающий накопление, поэтому во 2-м такте в выходной регистр умножителя применяется произведение

h((+ ,(Х, Y ). В этом же такте по импульсу синхросерии 54 в регистр 87 принимается значение входного отсчета Хз, считанного по адресу (М >из ь блока 66 памяти входных отсчетов.

В 3-м такте по импульсу синхросерии

53 в регистр 86 принимается значение входного отсчета Х7, считанного по адресу о1 ), Значения Х и Х7 суммируются сумматором 68 и по импульсу синхросерии 54 принимаются в 3-м такте на вход умножителя 69, одновременно íà его другой вход принимается коэффициент h >. Умножитель 69 формирует произведение h,(x + X, ) и суммирует его с ранее накопленным произведением h (Х, + Х ).

Аналогично устройство работает до

14-ro такта включительно. В 15-м такте на установочный вход регистра

86 из блока 26 управления поступает сигнал 55, устанавливающий его в ноль.

Поэтому в 15-м такте )To импульсу

1264306 синхросерии 59 на вход умножителя

69 принимается сумма y „ + О, на его другой вход принимается центральный коэффициент ?., формируется произведение ? Х и суммируется с акоп- 5 и ю ленной ранее суммой. Таким образом, к середине 16-го такта в выходном регистре умножителя 69 сформирован результат вычислений исполняемого элементарного фильтра. Теперь необхо- 10 димо записать его в зону блока 66 памяти входных отсчетов, соответствующую элементарному фильтру, следующему за дайным, Кроме того, необходимо в зону блока 66 памяти входных от- 15 счетов соответствующую нулевому фильтру, записать отсчет, поступивший на вход устройства.

Рассмотрим процесс формирования

20 адресов для указанных записеи, Как уже было показано при описании формирования цепочки исполняемых элементарных фильтров, в 9-м такте йредыдущего цикла на счетчике 4 адре-

25 са сформирован номер элементарного фильтра, исполняемого в данном цикле, Этот номер, с одной стороны, занесен в адресный счетчик 70, а из него в адресный регистр 75, с другой стороны, он поступает на адресные входы узла 64 памяти признаков и узла 65 памяти начальных адресов. В 19-м такте, как при формировании цепочки исполняемых элементарных фильтров, содержимое счетчика 4 адресов увели- 35 чено на единицу для модификации признаков элементарного фильтра, следующего за готовым, одновременно по сигналу 31 блока 26 управления из узла 65 памяти начальных адресов счи-40 тан адрес, по которому последний раз осуществлялась запись в зону блока 66 памяти входных отсчетов, соответствующую данному элементарному фильтру.

В 11-м такте по сигналу 38 блока 26 45 управления этот адрес принимается в счетчик 68 модификации, в 12-м такте его значение увеличивается на единицу и записывается по сигналу 31 в узел 65 памяти начальных адресов и по50 сигналу 51 блока 26 управления — в адресный регистр 84. Во втором такте текущего цикла вычислений содержимое регистра 83 по сигналу 52 блока 26 управления переписывается в адресный 65 регистр 84. Необходимость введения этого регистра продиктована следун щим, Запись в блок 66 памяти входных отсчетов по адресу, хранящемуся в адресном регистре 83, выполняется в

17-м такте следующего цикла, В то же время в 12-м такте следующего цикла в адресный регистр 83 необходимо принять новый код из блока 13 модификации команд. В 17-м такте по сигналам

43 и 44 блока 26 управления (диаграммы на фиг,6) адресный коммутатор 85 коммутирует выход регистра 84 на вход регистра 81 и по сигналу 49 блока 26 управления шесть младших разрядов адреса для записи результата исполняемого фильтра в зону блока 66 памяти входных отсчетов, соответствующую следующему фильтру, принимаются в адресный регистр 81. Значение старших четырех разрядов адреса формируется следующим образом. В 9-м такте предыдущего цикла номер исполняемого в текущем цикле элементарного фильт ра принят в адресный счетчик 70 и к началу 1-го такта текущего цикла принят в адресный регистр 75. ;3 3-и такте текущего цикла по сигналу 41 блока 26 управления содержимое счетчика 70 увеличивается на единицу, полученный номер элементарного фильтра, следующего за исполняемым, по сигналу 42 блока 26 управления принимается в адресный регистр 74, В последней четверти 16-го такта текущего цикла по сигналу 43 блока 26 управления (диаграммы на фиг.б) адресный коммутатор 76 коммутирует выход регистра 74 на вход регистра 75 и по сигналу 46 блока 26 управления номер зоны блока 66 памяти входных отсчетов, в которую необходимо записать вычисленный в текущем цикле результат, принимается в адресный регистр 75. По сигналу 47 блока 26 управления (диаграммы на фиг.6) этот результат записывается в блок 66 ,памяти входных отсчетов. Запись отсчета, поступающего на вход .устройства от аналого-цифрового преобразователя, в зону блока 66 памяти входных отсчетов, соответствующего нулевому элементарному фильтру, осуществляется в 16-м такте. С этой целью по сигналу 45 блока 26 управления адресный регистр устанавливается в ноль. С другой стороны, как было показано при описании формирования цепочки

1 элементарных фильтров, в 13-м такте каждого цикла .счетчик 4 адреса уст»126430

17 навливается в ноль для модификации признаков готовности нулевого элементарного фильтра. В этом же такте .значение начального адреса нулевого элементарного фильтра по сигналу 38 блока 26 управления принимается в счетчик 63 модификации начальных адресов. В 14-м такте по сигналу 39

/ блока 26 управления его содержимое увеличивается на единицу и по сигна- 10 лам 31 и 50 соответственно записывается в 15-м такте в узел 65 памяти начальных адресов и адресный регистр

82. В 16-м такте по сигналам 43 и 44 блока 26 управления адресный коммута- 15 тор 85 коммутирует выход регистра 81 и по сигналу 49 блока 26 управления адрес, по которому необходимо произвести запись в зону блока 66 памяти входных отсчетов, соответствующую 20 нулевому элементарному фильтру, принимается в адресный регистр. В этом же такте входной отсчет по сигналу

47 (диаграммы на фиг.6) блока 26 управления записывается в блок 66 2 памяти входных отсчетов, К 1-му такту следующего цикла номер готового к исполнению элементарного фильтра из адресного счетчика 70 через адресный коммутатор 76 принимается в ад- З0 ресный регистр 75, Из блока 67 памяти адресов через регистр 80 и коммутатор 85 в регистр 81 начинают поступать младшие разряды адресов чтения из блока 66 памяти входных отсче- З тов. Считывавмые по этим адресам коды принимаются в регистры 86 и 87, суммируются сумматором 68 и т.д, На фиг.10 представлена блок-схема алгоритма работы блока 8 и блока 13 40 модификации команд. Номера операторных вершин совпадают с номерами тактов работы устройства. При изображении алгоритмов приняты следующие обозначения: БП64 — узел 64 памяти 4S признаков; БП65 — узел 65 памяти начальных адресов; БП66 — блок памяти 66 входных отсчетов; 58 и 61 — регистр 58 и регистр 61 соответственнб блока 13 модификации команд; Tp131 — 50 триггер 131; СТ4 — счетчик 4 адреса;

CT63 — счетчик 63 модификации начального адреса; 83 — адресный регистр

83; СТ70 — адресный счетчик 70; 75— адресный регистр 75; 81 — адресный,,-ss регистр 81; 80 — адресный регистр

80; 87 — регистр 87; 86 — регистр 86;

СТ72 — адресный счетчик 72; МР1

6 18 входной регистр умножителя 69; МР2 входной регистр умножителя 69; NP3— выходной регистр умножителя 69; 90 регистр 90 входного отсчета; Чт— операция чтения из блока памяти; Зп операция записи в блок памяти; аДъ -  — содержимому элемента Д присвоить значение содержимого элемента B

ФоРмула изобретения

1, Устройство для цифровой фильтрации, содержащее цифровой фильтр, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет многодиапазонной фильтрации, в него введены блок запоминания признаков и адресов, блок модификации команд, блок управления, счетчик адреса и элемент ИЛИ, выход которого подключен к счетному входу счетчика адреса, причем цифровой фильтр содержит коммутатор, три адресных счетчика, десять адресных регистров, два адресных коммутатора, три блока постоянной памяти, четыре регистра, сумматор, умножитель и блок памяти, выход которого подключен к информационным входам первого и второго регистров, выходы которых подключены соответственно к первому и второму входам сумматора, выход которого подключен к входу первого сомножителя умножителя, выход которого подключен к информационному входу третьего регистра, выход которого подключен к первому информационному входу коммутатора, выход которого является информационным выходом устройства и подключен к информационному входу блока памяти, первый вход кода адреса которого подключен к выходу первого адресного регистра, информационный вход которого подключен к выходу первого адресного коммутатора, первый информационный вход которого подключен к выходу второго адресного регистра, информационный вход которого соединен с вторым информационным входом первого адресного коммутатора и подключен к информационному выходу первого адресного счетчика, информационный выход второго адресного счетчика подключен к информационному входу третьего адресного регистра, выход которого подключен к первому входу кода адреса первого блока по1254306

55 торого соединен с вторыи входои второго элемента ИЛИ, втарыи у тановочстоянной памяти, выход которого подключен к информационному входу четвертого адресного регистра, выход которого подключен к первому информационному входу второго адресного 5 коммутатора, выход которого подключен к информационному входу пятого адресного регистра, выход которого подключен к второму входу кода адреса блока памяти, выход второго блока памяти 10 постоянной памяти подключен к информационному входу шестого адресного регистра, выход которого подключен к информационному входу седьмого адресного регистра, выход которого под- 5 ключен к второму входу кода адреса первого блока постоянной памяти, выход восьмого адресного регистра подключен к информационному входу девятого адресного регистра, выход которого подключен к второму информационному входу второго адресного коммутатора, третий информационный вход которого подключен к выходу десятого адресного регистра, информационный выход третьего адресного счетчика подключен к