Устройство фазовой автоподстройки частоты

Устройство фазовой автоподстройки частоты

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (SD 4 Н 03 L 7 00

1 у 2

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ н -ф

ОПИСАНИЕ ИЗОБРЕТЕНИЯ (Н А STOPCHOMV СВИДЕТЕЛЬСТВУ

:Ь

3 (21) 3756456/24-09 (22) 20.06.84 (46) 15.10.86. Бюл, У 38 (71) Московский ордена Ленина и ордена Октябрьской Революции авиационный институт нм. Серго Орджоникидзе (72) В.Е.Мартиросов, А.В.Торчинский и А П.Гуськов (53) 621.396.662(088,8) (56)Патент Франции Р 2125953, кл. Н 03 Н 7/00, 1972, Системы фазовой автоподстройки частоты с элементами дискретизации. Под ред. В.В.Шахгильдяна, М.: Связь, 1979, с. 172, рис, 5.10, (54) УСТРОЙСТВО ФАВОВОЙ АВТОПОДСТРОЙКИ ЧАСТОТ11 (57) Изобретение относится к радиотехнике и может использоваться для измерения параметров коротких радиоимпульсов. Повышается быстродей: ствие при сохранении фильтрующей способности. Сигнал рассогласования фаз входного сигнала и сигнала уп„„SU„„1264339 А 1 равляемого генератора 10 с фазового детектора 1 поступает на вычитатель 2, на индикатор ll биений и на безынерционное корректирующее звено 9, Сигнал с вычитателя 2 через преобразователь 3 напряжение-частота поступает на делитель частоты с переменным коэф, деления (ДПКД) 4.

С его. выхода импульсы поступают на реверсивный счетчик PC 6. Пороговый блок 5 формирует напряжение, управляющее направлением счета импульсов РС 6. С PC 6 код через ПАП

7 поступает на вычнтатель 2 и на сумматор 8. Блоки 2-7 образуют инерционное звено. Инерционное звено вместе с безынерционным корректирующим звеном 9 и сумматором 8 соответствуют пропорционально-интегрирующему фильтру. Индикатор 11 биений устанавливает миним. коэф. деления

ДПКД 4 в отсутствие синхронизма и макс. 1оэф. деления после вхождения .в синхронизм, 1 .ил.

1264339

r,.„, +>= - - !и (,>(„

К днкд где N — коэффициент деления.ДПКД

4 с переменным коэффициентом.деления.

При этом пороговый блок 5 определяет знак U (+) и в соответствии

BX пнч с этим управляет направлением счета импульсов реверсивным счетчиком 6.

При большой разрядности цифроаналогового преобразователя 7

dU ап (+) Кп К цап

uðï пк цап (+), dt N випнч,— р,ïêA где U . (+) - напряжение на вьгходе цифроаналогового пре— образователя 7;

К, „ — дискрет его выходного напряжения.

Следовательно блоки 3-7 в совокупности являются генератором с постоянной времени

Изобретение относится к радиотехнике и может быть использовано для измерения параметров коротких радиоимпульсов.

Цель изобретения — повышение быстродействия устройства при сохранении фильтрующей способности.

На чертеже представлена структурная электрическая схема устройства фазовой автоподстройки частоты. 1О

Устройство фазовой автоподстройки частотМ содержит фазовый детектор 1, вычитатель 2, преобразователь 3 напряжение-частота, делитель

4 частоты с переменным коэффициентом 15 деления (ДПКД), пороговый блок 5, реверсивный счетчик 6, цифроаналоговый преобразователь ?, сумматор 8, безынерционное корректирующее звено 9, генератор 10, управляемый на- 20 пряжением, и индикатор 11 биений.

Устройство работает следующим образом, *

° При подаче на входы фазового детектора 1 входного сигнала и сигнала генератора 10, управляемого напряжением, сигнал о рассогласоваиии фаз поступает на вход вычитателя 2 и с выхода последнего на преобразователь

3 напряжение-частота. Предположим, 30 что частота следования импульсов преобразователя 3 пропорциональна модулю входного напряжения, т.е. пнц (+) =Кпнч вхпнк(+) .

Тогда частота следования импульсов с выхода ДЛКД 4 Апкд т= --"------К К кпк u, ï

С помощью вычитателя ? генератор охвачен цепью отрицательной обратной связи, т.е. преобразуется в инерционное звено, а благодаря включению безынерционного корректирующего звена 9 с коэффициентом передачи К часть схемы с входа вычитателя 2 до выхода сумматора 8 соответствует пропорционально-интегрирующему фильтру (звену с запаздыванием по фазе) с передаточной функцией

К

1 +--- PT

W () — (1+К)

1+К

1+РТ где Р— оператор дифференцирования.

В отсутствие синхронизма индикатор 11 биений выдает на управляющий вход ДПКД 4 логический сигнал, соответствующий минимальному коэффициенту деления М, при этом

ММ

1 1 Апкд ин ( где. Я„= (1+К) 5„д S„„- полоса удержания предлагаемого устройства;

S u S - соответственрд пп но крутизна фазового детектора 1 и. крутизна генератора 10, уп= равляемого напряжением. (В этом случае устройство по своим параметрам эквивалентно бесфильтровой схеме, имеющей малое время вхождения в синхронизм, т.е. высокое быстродействие.

После вхождения в синхронизм напряжение биений на выходе фазового детектора 1 пропадает, индикатор

ll биений выдает сигнал, соответствующий максимальному коэффициенту деления N „, ДПКД 4, постоянная .времени возрастает в N„ „ /N„„„ .раз и предлагаемое устройство становится по своим параметрам системой фазовой автоподстройки частоты с пропорционально-интегрирующим фильтром и имеет малую шумовую полосу.

Таким образом, изобретение обеспечивает повышение быстродействия предлагаемого устройства при сохра-; нении фильтрующей способности, т,е.

1264339 малой шумовой полосы в режиме синхронизма.

Составитель С.Даниэлян

Редактор А.Огар Техред А.Кравчук Корректор Л.Пилипенко, Ф

Заказ 5574/57 Тираж 81б Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения

Устройство фаэовой автоподстройки частоты, содержащее последовательно соединенные фазовый детектор, первый вход которого является входом устройства, безынерционное корректирующее звено, сумматор, к второму входу которого подключен реверсивный счетчик через цифроаналоговый преобразователь, и генератор, управляемый напряжением, выход 15 которого подключен к второму входу фазового детектора, а также пороговый блок, выход которого соединен с управляющим входом реверсивного счетчика, о т л и ч а ю щ е е с я тем, что, с целью повьппения быстродействия при сохранении фильтрующей способности, между выходом фазового детектора и счетным входом реверсивного счетчика включены последовательно соединенные вычита-тель, второй вход которого соединен с выходом цифроаналогового преобразователя, преобразователь напряжение-частота и делитель с переменным коэффициентом деления, между входом управления которого и выходом фазового детектора включен индикатор биений, а выход порогового блока соединен с выходом вычитател я.