Приемник сигналов с двойной фазовой манипуляцией

Приемник сигналов с двойной фазовой манипуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к телеграфии и (отквт использоваться в моделях среднескоростных систем передачи дискретной информации. В сравнении с изобретением по основному авт. св. № 1220135 увеличивается объем принимаемой информации путем приема сигналов с тройной фазовой манипуляцией. Устр-во содержит полосовой фильтр 1, формирователь 2 импульсов, элементы 3, 4 задержки, арифметические сумматоры 5, 6, блок 7 фазовой автоподстройки частоты, формирователи 8, 9, 10строб-импульсов, распределитель 11импульсов, блок 12 разделения сигналов , фильтры нижних частот (ФНЧ) 13, 14, 17, выходные блоки сопряжения (ВВС) 15, 16, 18. Блок 12 разделения сигналов содержит измеритель 19 дальности, выходной регистр 20, коммутатор 21 и анализаторы 22, 23. Для осуществления приема сигналов с тройной фазовой манипуляцией введены элемент 4 задержки, арифмети (Л ческий сумматор 6, формирователь 10 С строб-импульсов,ФНЧ 17 и ВВС 18. 2 з.п. ф-лы, 24 ил.:

СОЮЗ СОВЕТСКИХ

COQUE ËÈÑÒÈ×ÅÑÍÈÕ

РЕСПУБЛИК

„.SU„„1264370 А 2 (58 4 Н 04 L 27/22

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ лов с тройной фазовой манипуляцией.

Устр-во содержит полосовой фильтр 1, формирователь 2 импульсов, элементы

3, 4 задержки, арифметические сумматоры 5, 6, блок 7 фазовой автоподстройки частоты, формирователи 8, 9, 10 строб-импульсов, распределитель

11 импульсов, блок 12 разделения сиг. налов,. фильтры нижних частот (ФНЧ)

13, 14, 17, выходные блоки сопряжения (ВБС) 15, 16, 18. Блок 12 разделения сигналов содержит измеритель

19 дальности, выходной регистр 20, коммутатор 21 и анализаторы 22, 23.

Для осуществления приема сигналов с тройной фазовой манипуляцией введены элемент 4 задержки, арифметический сумматор 6, формирователь 10 строб-импульсов, ФНЧ 17 и ВБС 18.

2 з.п. ф-лы, 24 ил.: (61) 1220135 (21) 3910053/24-09 (22) 11.06.85 (46) 15.10.86. Бюл. Ф 38 (71) Воронежский политехнический институт (72) С.Д.Дунаев и Ю.С.Павлов (53) 621.394.62(088.8) (56) Авторское свидетельство СССР

У 1220135, кл. Н 04 L 27/22, 1983, (54) ПРИЕМНИК СИГНАЛОВ С ДВОЙНОЙ

ФАЗОВОЙ МАНИПУЛЯЦИЕЙ (57) Изобретение относится к телеграфии и Может использоваться в моделях среднескоростных систем передачи дискретной информации. В сравнении с изобретением по основному авт. св.

9 1220135 увеличивается объем принимаемой информации путем приема сигнаФР-, ОПИСАНИЕ ИЗОБРЕТЕНИЯ / >

1264370

Изобретение относится к телеграфии, может быть использовано в моделях среднескоростных систем передачи дискретной информации и является дополнительным к авт.св. У 1220135, 5

Целью изобретения является увеличение объема принимаемой информации путем приема сигналов с тройной фазовой манипуляцией.

На фиг. 1 изображена структурная электрическая схема предложенного приемника; на фиг. 2 — структурная электрическая схема распределения импульсов; иа фиг. 3 — 22 — временные диаграммы работы устройства; 15 на фиг. 23 и 24 — временные диаграммы работы распределителя импульсов.

Приемммк сигналов с двойной фазовой манипуляцией содержит полосо вой фильтр 1, формирователь 2 импуль- >0 сов, элемент 3 задержки, дополнительный элемент 4 задержки, арифметическьй сумматор 5, дополнительный арифметический сумматор 6, блок 7 фазоВоН автоподстройки частоты, первый и второй формирователи 8 и 9 стробимпульсов, дополнительный формирователь 10 строб-импульсов, распределитель 1i импульсов, блок 12 разделения сигналов, первый и второй фильтры 13 и 14 нижних частот, первый и второй выходные блоки 15 и 16 сопп ,ряжения, дополнительный фильтр 17

1 нижних частот, дополнительный выходной блок 18 сопряжения. 35

Блок 12 разделения сигналов содержит измеритель 19 длительности, выходной регистр 20, коммутатор 21, первый и второй анализаторы 22 и 23.

Измеритель длительности содеп т 4б первый и второй элементы И-НЕ 24 и 25.

Коммутатор содержит первый и второй элементы И 26 и 27, элемент И 28 .

Первый анализатор содержит первый 4$ и второй 1> -триггеры 29 и 30.

Выходной регистр содержит первый, второй и третий D -триггеры 31, 32 и 33.

Второй анализатор содержит инвертор 34, первый и второй счетчики 35 и 36 импульсов.

Распределитель импульсов содержит одновибратор 37, счетчик 38 импульсов, делитель 39 частоты, первый и второй элементы И 40 и 41.

Приемник работает следующим образом.

Колебания несущей частоты, выделенные полосовым фильтром 1 из входного сигнала, преобразуются формирователем 2 импульсов в прямоугольные импульсы и поступают на первые входы арифметических сумматоров 5 и 6 непосредственно. На второй вход арифметического сумматора 5 они поступают через элемент 3 задержки, сдвигающий их по фазе на половину периода колебаний несущей частоты.

На второй вход арифметического сумматора 6 они поступают через два одинаковых элемента 3 и 4 задержки, создающих задержку в период колебаний несущей частоты (фиг. 11 <, д

1 8 а,, д ) .

Если в колебаниях несущей частоты появляется манипуляция фазы, на выходе суммы арифметического сумматора 5 устанавливается потенциал логического нуля на время, однозначно зависящее от величины сдвига фазы при манипуляции.

При сдвиге фазы на 180 это время равно половине периода следования импульсов несущей частоты. Сигнал на выходе переноса в течение этого времени может быть различен, но полностью и однозначно определяется вариантом манипуляции колебаний несущей частоты. Его можно рассматривать как последовательный двухраэрядный код, который для различных. вариантов манипуляции имеет значения:

0 — 180 — код 11; 180 — 0 — код

00; 90 — 270 — код 10; 270 — 90 код 01.

Приемник разделяет разряды этого кода в два отдельных канала. При этом один разряд кода выражает зна- чение принятой элементарной посылки первого канала, а другой — второго канала. Эта работа выполняется анализатором 22 первого переноса с помощью распределителя 11 импульсов.

Анализ выполняется в течение интервала времени, пока на выходе суммы арифметического сумматора 5 нрисутствует потенциал логического нуля, и заключается в следующем. Интервал анализа разбивается на- две части.

Значение переноса на каждый из них заносится в отдельный D -триггер

29 и 30. Сначала значение переноса заносится в D -триггер 30, а затем в Э -триггер 29, после чего последовательный кбд с выхода переноса

1264370 арифметического сумматора 5 оказывается преобразованным в первый, но разряды этого кода формируются в разное время. Когда в Ь -триггер

30 заносится первый разряд кода с 5 выхода переноса, в D --триггере

29 еще хранится значение второго разряда такого же рода, но от прежного момента манипуляции фазы, и заменится новым значением только пос- 10 ле записи в D -триггер 29 второго разряда нового кода. Эти моменты разнесены на постоянную величину, равную четверти периода колебаний несущей частоты. 5

Для устранения этого сдвига содержимое анализатора 22 первого переноса переписывается параллельным кодом в . D -триггеры 31 и 32 выходного. ре- 20 гистра 20. При этом в его D -триггер 33 информация переписывается непосредственно, а в Э -триггер 32 через коммутатор 21, управляемый измерителем 19 длительности первой сум- 2> мы, представляющим собой статический триггер. Если в анализируемом варианте манипуляции фаза сдвигалась на

180, на вход установки этого триггера с третьего выхода распределителя 30

11 импульсов в конце интервала анализа поступает отрицательный импульс, обеспечивающий на выходе элемента И

24 потенциал логической единицы, а на выходе элемента И 25 — логичес-° 35 кого нуля. 3а счет этого к моменту записи в выходной регистр 20, поступающему после окончания интервала анализа, коммутатор 21 подключает к информационному входу D --тригге- 4О ра 32 выход D -триггера 29. Когда с четвертого выхода распределителя

11 импульсов появится импульс записи, в два В -триггера 31 и 32 вы(ходного регистра запишется код с вы- 4> хода переноса арифметического сумматора 5,а в первый D -òðèããåð 31 запишется логическая единица с выхода измерителя 19 длительности (первой суммы), т.е. в выходном регистре 20 будет записан один из четырех пер-вых кодов приведенной таблицы кодировки. Какой именно код будет записан определяется значением переноса арифметического сумматора 5. После этого импульсом с пятого выхода распределителя 11 импульсов измеритель 19 длительности (первой суммы) будет установлен в исходное состояние.

Результаты дополнительной обработки, выполняемой элементом 4 задержки, арифметическим сумматором

6 и анализатором 23 (второго переноса), в этой ситуации не используются.

При сдвиге фазы на 90 время существования потенциала логического нуля на выходе суммы арифметического сумматора 5 всегда равно четверти периода следования импульсов несущей частоты (фиг. З,а,d

Ь, 3 — 10 CL, d, Ь, 5 ) . Поэтому на выходе установки триггера, выполняющего роль измерителя 19 длительности (первой суммы), не поступает импульс с третьего выхода распределителя 11 импульсов и он остается в исходном состоянии, в которое он был установлен после анализа предыдущего варианта манипуляции фазы импульсом с пятого выхода распределителя 11 импульсов. В результате этого при записи кода в выходной регистр 20 к информационному входу

D-триггера 32 через коммутатор 21 будет подключен выход анализатора

23 (второго переноса).

Анализ второго переноса выполняется следующим образом. При арифметическом суммировании принятого сигнала и сигнала, задержанного на величину, равную периоду колебаний импульсов несущей частоты, сигнал с выхода суммы арифметического сумматора 6 при сдвиге фазы на 90 всегда имеет .вид двух импульсов, имеющих длительность, равную четверти периода колебаний несущей частоты. Они разделены интервалом такой же длительности. Сигнал на выходе переноса -арифметического сумматора 6 при отсутствии манипуляции повторяет импульсы несущей частоты. Появление манипуляции нарушает регулярность сигнала. Нарушение может быть двух типов. При одном из них между импульсами суммы оказывается импульс переноса (фиг. 13 в, — 18 б, 2 ), при другом этот импульс отсутствует (фиг. 11 6, — 16 б, 2. ) . Чтобы различить эти два типа нарушения регулярности сигнал с выхода суммы арифметического сумматора 6 поступает на счетный вход счетчиков 35 и 36 импульсов, на вход установки котопых

1264370 поступает сигнал с выхода переноса арифметического сумматора 6. Выходом анализатора является выход второго счетчика 36.

Так как с выхода переноса арифметического сумматора 6 при отсутствии манипуляции постоянно поступают импульсы, то счетчики 35 и 36 постоянно нахОдятся в исхОдном сОстОянии.

При появлении манипуляции начинает- 10 ся счет импульсов с выхода суммы арифметического сумматора.б. Если между этими импульсами отсутствует импульс переноса, то к моменту запи-, си информации в выходной регистр 15

20 счетчики 35 и 36 досчитывают до двойки и на выходе анализатора 23 появится потенциал логической единицы. Если между импульсами суммы окажется импульс переноса, то после 20 того, как счетчики 35 и 36 зафиксируют первый импульс, они будут снова установлены в исходное состояние и затеи зафиксируют второй импульс суммы, т.е. к моменту записи информации в выходной регистр 20 счетчики

35 и 36 досчитают только до единицы и на выходе анализатора 23 к этому моменту будет находиться потенциал логического нуля. 3D

Инвертор 34 введен в состав анализатора 23, чтобы обеспечить работу счетчиков 35 и 36 на положительных фронтах импульсов суммы. Это позволяет полностью завершить анализ второго переноса уже в начале второго импульса суммы. К моменту записи информации в выходной регистр 20 измеритель 19 длительности (первой суммы) будет находиться в исходном состоянии. Поэтому в первый D -триггер

31 выходíîro регистра 20 запишется ноль. В следующую 9 -триггеры 32 и

33 запишутся коды, которые для различных Вариантов манипуляции бу- 45 дут иметь следующие значения:фиг. 19 о. 8, Ь,.Ъ, Q Ю, 1 С вЂ” КОД 10; фиг. 20 о., d .Ь, ъ, ф, С., к — код

01 фиг. 21 а 8 Ь, 1,q,С - код 11; фиг. 22а.,Х,

При этом надо учитывать, что в

Э-триггер 33 заносится значение по-. тенциала на выходе переноса арифметического сумматора 5 в то время, пока на втором выходе его суммы присутствует потенциал логического нуля. Во второй D -триггер 32 заносится 32 ноль, если между .импульсами суммы находится импульс переноса, и единица, если импульс отсутствует °

Полученные значения полностью. соответствуют четырем нижним строкам приведенной кодировки, т.е такое построение схемы позволяет отождествить код, записанный в выходном регистре 20, с кодом, образованным одновременно передаваемыми элементарными посылками трех независимых сигналов. Разряды этого кода оказываются разделенными в три отдельных канала и каждый разряд кода выражает значение принятой элементарной посылки отдельного канала. Далее элементарные посылки каждого канала через отдельный фильтр 13 (14 и 17) нижних частот и выходной блок 15 (16 и 18) сопряжения поступают на отдельный выход приемника.

Таким образом, для правильной работы приемника операций в блоке разделения каналов должны выполняться строго определенные моменты времени, определяемые распределителем 11 импульсов. Основу распределителя 11 импульсов составляет делитель 39 частоты (трехразрядный двоичный счетчик), выходы первых двух триггеров которого соединены с входами элементов

И 40 и 41. Импульсы, проходящие на выходы элементов И 40 и 41, и делитель 39 частоты на два определяют соответственно моменты записи информации в D -триггеры 29 и 30 анализатора 22 и установки измерителя

19 (первой суммы). формирования импульсов при манипуляции фазы на 180 и 90 немного различаются. В первом случае импульсы записи информации в триггеры 29 и 30 анализатора 22 первого переноса формируются так, чтобы импульс на выходе элемента И 40 находился на середине первой половины этого интервала (фиг. 23 а,ч). Импульс на выходе делителя частоты 39 (3) располагается в самом конце интервала анализа после импульсов на выходах элементов И 40, 41 (фиг. 23 О, с, y, u,).

Эти импульсы формируются следующим образом. Из выходных сигналов блока 7 фазовой автоподстройки частоты формирователи 8, 9, 10 строб-импульсов формируют при последовательности импульсдв, поступающих на вхо1264370 ды распределителя 11 импульсов. Их вид и взаимное расположение, а также расположение относительно сигнала суммы арифметического сумматора 5, поступающего на третий вход (фиг. 234, 5 показаны соответственно ка фиг. 23

Ь, о, 3 . Такое взаимное расположение обеспечивается работой блока 7 фазовой автонодстройки частоты, фазирующего свои выходные сигналы под колебания несущей частоты. Вторая из этих последовательностей поступает ка вход делителя 39 частоты, состоящего из трех счетных триггеров, ус« тановочкые входы которых соедкнены 15 с третьим входом. При отсутствии манипуляции фазы несущих колебаний на третьем входе присутствует постоянная логическая единица, принудительно удерживающая на выходах тригге- 20 ров потенциалы логического нуля (фиг. 23 a., ф, e, ). Это запрещает прохождение импульсов с первого входа ка выход элементов И 40 и 41 (фиг. 23 ф,и. ).

При смене фазы несущих колебаний на выходе суммы арифметического сумматора 5 появляется потенциал логического нуля (фиг. 23а) Hà время, равное половине периода несущих ко- 30 лебаний, который снимает принудительную установку с триггеров делителя 39 частоты, начинающих деление частоты второй последовательности импульсов. После окончания четвертого импульса этой последовательности на выходе суммы арифметического сумматора 5 появляется снова потенциал логической единицы, за счет чего на выходе третьего триггера делителя

39 частоты формируется узкий импульс (фиг. 23).

Элементы 40 и 41, выполняют дешифрацию и стробироваиие двух состояний делителя 39 частоты. На кх выхо- 45 ды приходят стробирующие импульсы в моменты, когда делитель 39 частоты находится в дешифруемом состоянии.На выход элемента И 40 он приходит,. когда на выходе первого триггера делителя 39 частоты присутствует потенциал логической единицы, а на выходе второго — потенциал логического куля. .(фкг .,23, Q ю, ъ ), На выходе эле- мента И 41 приходит, когда на выходе второго триггера делителя 39 частаты присутствует потенциал логической единицы (фиг. 23 Ь, e, >- ) .

При манипуляции фазы на 90 схема выполняет те же действия, но за счет того, что потенциал логической единицы на выходе суммы арифметического сумматора 5 восстанавливается после окончания второго импульса входной последовательности делителя 39 частоты (фиг. 24 с, d, Ь, а ), цикл ра боты делителя 39 частоты укорачивается (фиг, 23,, мс, фиг. 24 Я,, Ъс, g) . Из-за этого импульсы на выходе делителя 39 частоты и элемента

И 41 не формируются (фиг. 24 m u), т.е. распределитель 11 импульсов не выдает импульсы записи информации во второй триггер 30 анализатора 22 переноса первого сумматора и установки измерителя 19 длительности суммы. При отсутствии в принимаемом сигнале манипуляции фазы на выходе одновнбратора 37 постоянно присутствует потенциал логической единицы, который по входам установки удерживает счетчик 38 импульсов в исходном состоянии. Это препятствует прохождению стробирующих импульсов, поступающих со входов распределителя 11 импульсов. Такое состояние является устойчивым за счет действия об-. ратной связи с выхода счетчика 38 импульсов на вход одновибратора 37.

При появлении манипуляцки фазы на выходе суммы арифметического сумматора 5 появится потенциал логического нуля, который установит на выходе одновибратора 37 ток потенциал логического нуля (фиг. 23 а,x ) и (триггер) счетчик 38 импульсов начи(нает делить частоту входных импуль-сов (фиг. 23 .,.м.). Стробирующие импульсы проходят на выходы счетчика

38 импульсов, когда на выходе (обоих триггеров) счетчика 38 импульсов установится потенциал логической еди" . ницы, но проходят они в разное время (фиг. 23 Ь, 4, н,о ). Сначала появляется импульс, используемый в при емнике для записи информации в вы ходной регистр 20. Затем появится импульс, используемый для установки в исходное состояние измерителя 19 длительности первой суммы и самого одновибратора 37. Поэтому этот импульс имеет малую длительность, определяемую временем задержек сраба-: тывания используемых логических элементов. После установки одновибратора 37 в исходное состояние на его

1264370 выходе снова устанавливается потенциал логической единицы, принудитель. но устанавливающий счетчик 38 импульсов в исходное состояние (фиг. 23 к, л.,м).

Работа одновибратора 37 никак не зависит от варианта манипуляции фазы несущих колебании. Моменты появления импульсов подобраны так, чтобы они оказывались за пределами ин- 10 тервалов анализа переноса арифметического сумматора 5 (фиг. 23 Q,.N,, 0) и переноса арифметического сумматора 6 (фиг. 24

1. Приемник сигналов с двойной фазовой манипуляцией по авт. св.

11 1220135, отличающийся тем, что, с целью увеличения объема принимаемой информации путем приема сигналов с тройной фазовой манипуляцией, введены дополнительный фильтр нижних частот, дополнительный выходной блок сопряжения, дополнительный формирователь строб-импуль35 сов, дополнительный арифметический сумматор и дополнительный элемент задержки, выход которого соединен с первым входом дополнительного арифметического сумматора, второй вход которого подключен к входу блока фазовой автоподстройки частоты, третий выход которого соединен с входом дополнительного формирователя строб-импульсов, выход которого соединен с четвертым входом распределителя импульсов, дополнительные выходы которого подключены к. дополнительным входам блока распределения сигналов, дополнительные первый и

50 второй информационные входы которого подключены соответственно к первому и второму входам дополнительного . арифметического сумматора, при этом третий выход блока разделения сигна- лов соединен через дополнительный фильтр нижних частот с входом дополнительного выходного блока сопряже". ния.

10.

2. Приемник по п. 1, о .т л и ч аю шийся тем, что распределитель| импульсов содержит одновибратор, счетчик импульсов, делитель частоты и два элемента И, первые входы которых соединены с первым входом счетчика импульсов, второй вход которого подключен к выходу одновибратора, первый вход которого соединен с первым выходом счетчика импульсов, второй вход одновибратора соединен с первым входом делителя частоты, первый выход которого соединен с вторым входом первого элемента И, третий вход которого подключен к второму выходу делителя частоты, третий выход которого соединен с вторым входом второго элемента И, при этом первый вход первого элемента И, второй вход делителя частоты, второй вход одновибратора и третий вход счетчика импульсов являются соответственно первым, вторым, третьим и четвертым входами распределителя импульсов, выходами которого являются выходы первого и второго элементов И и второй выход счетчика импульсов, дополнительными выходами распределителя импульсов являются выход делителя частоты и первый выход счетчика импульсов.

3. Приемник по п. 1, о т л и ч аю шийся тем, что блок разделения сигналов содержит выходной регистр, измеритель длительности,два анализатора и коммутатор, первый вход которого подключен к первому выходу измерителя длительности и к первому входу выходного регистра,второй вход которого подключен к выходу коммутатора, второй вход которого соединен с первым выходом первого анализатора, второй выход которого соединен с третьим входом выходного регистра, выход второго анализатора соединен с третьим входом коммутатора, четвертый вход коТорого подключен к второму выходу измерителя длительности, при этом первый вход первого анализатора является информационным входом блока разделения сигналов, дополнительными первым и вторым информационными входами которого являются соответственно первый и второй входы второго анализатора, входами блока разделения сигналов являются второй и третий входы первого анализатора и четвертый вход выходного регистра, третий и четвер11 тый выходы измерителя длительности ,являются дополнительными входами блока разделения сигналов, первв1м, 1264370 12 вторым и третьим выходами которого являются первый, второй и третий выходы выходного регистра.

1264370

1264370

g+ gg

©6 д

1264370

gо ggе

УО -1дО©

1264370

ON. И

d б

Составитель О.Геллер

Техред Л.Олейник Корректор E.CHpo::èàí

Редактор А.Гулько

Заказ 5577/59 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4