Микропрограммное устройство управления

Микропрограммное устройство управления

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области цифровой вычислительной техники и может быть использовано при создании микропрограммных устройств управления . Целью изобретения является расширение области применения за счет обеспечения обработки и анализа временных интервалов между одноименными условиями.при формирований управляющих микрокоманд. Устройство содержит блок оперативной памяти команд , регистр адреса, счетчик адреса , блок постоянной памяти микрокоманд , блок синхронизации, счетчик микрокоманд, две группы элементов И, блок обработки и анализа временных интервалов и два коммутатора. Указанная совокупность технических с SS средств позволяет достичь цели изоб (Л ретения. 1 з.п. ф-лы, 3 ил.

СООЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (504606 Р 922

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3755415/24-24 (22) 12.06.84 (46) 23.10.86. Бкл . ¹ 39 (72) А.Г.Алексенко, Е.П.Балашов, А.С.Бжезинский, В.Б.Виноградов, В.В.Колесников и М.С.Куприянов (53) 681.32 (088.8) (56) Авторское свидетельство СССР № 45627 1, кл. G 06 F 9/22, 1975.

Хассон С. Микропрограммное управление.-М.: Мир, 1973, с. 39. (54) МИКРОПРОГРАММНОЕ УСТРОЙСТВО УП-

РАВЛЕНИЯ (57) Изобретение относится к области цифровой вычислительной техники и может быть использовано при созда„.зи„„ 2657 я1 нии микропрограммных устройств управления. Целью изобретения является расширение области применения за счет обеспечения обработки и анализа временных интервалов между одноименными условиями.при формирований управляющих микрокоманд. Устройство содержит блок оперативной памяти команд, регистр адреса, счетчик адреса блок постоянной памяти микрокоманд, блок синхронизации, счетчик микрокоманд, две группы элементов И, блок обработки и анализа временных интервалов и два коммутатора. Указанная совокупность технических средств позволяет достичь цели изобретения. 1 з.п. ф-лы, 3 ил.

Ф 1265 7

Изобретение относится к цифровой вычислительной технике и может быть использовано при создании микропрограммных устройств управления .

Целью изобретения является расши- 5 рение области применения за счет обеспечения обработки и анализа временных интервалов между одноименными условиями при формировании управляющих микрокоманд. 10

На фиг. 1 приведена структурная схема микропрограммного устройства управления на фиг. 2 — структурная схема блока обработки и анализа временных интервалов, на фиг. 3 — структурная схема блока синхронизации.

Микропрограммное устройство управления (фиг. 1) содержит блок 1 оперативной памяти команд, регистр

2 адреса, счетчик 3 адреса, блок 4 20 постоянной памяти микрокоманд, блок

5 синхронизации, счетчик 6 микрокоманд, вторую 7 и первую 8 группы элементов И, блок 9 обработки и анализа временных интервалов, первый 10 и второй 11 коммутаторы, вход

12, вход 13 анализируемых условий, вход 14 адреса команды, группы 15 и 16 входов управления выбором команды вход 17 пуска и вход 18 сброса.

Блок 9 обработки и анализа временных интервалов (фиг, 2) содержит делитель 19 частоты импульсов, счетчик

20, регистр 21, сумматор 22, узел

23 элементов НЕ, узел 24 постоянной 35 памяти, коммутатор 25 и схему 26 сравнения, Блок 5 синхронизации (фиг. 3) содержит двухвходовые элементы И 27-33, элементы НЕ 34 и 35, элемент 36 за- 40 держки, генератор 37 импульсов, триггер 38 и элемент ИЛИ 39.

Работа микропрограммного устройства управления начинается с загрузки блока 1 оперативной памяти и пода- 45 чи сигнала сброса. Загрузка блока 1 оперативной памяти начинается с установки данных на входе первого коммутатора 10 и адреса на входе второго коммутатора 11. Далее сигнал уп- 50 равления, поданный на соответствующие входы первого 10 и второго 11 коммутаторов, разрешает прохождение адреса и данных на соответствующие входы блока 1 оперативной памяти. 55

Тот же сигнал управления, поданный на вход записи блока 1 оперативной памяти, обеспечивает запись данных, 69 поступивших через первый коммутатор

10, по адресу, поступившему через второй коммутатор 10. Таким образом, осуществляется загрузка блока 1 оперативной памяти.

При подаче сигнала сброса обнуляется регистр 2 адреса, счетчик 3 адреса, делитель 19 и счетчик 20 блока 9 обработки и анализа временных интервалов и триггер 38 блока

5 синхронизации, счетчик 6 микрокоманд устанавливается в состояние

"Все единицы". При подаче сигнала пуска триггер 38 блока 5 синхронизации устанавливается в единичное состояние, открывая, тем самым возможность поступления тактовой частоты от генератора 37 через элемент

И 27 в микропрограммное устройство управления. По переднему фронту тактового сигнала с выхода элемента И

28 выдается сигнал увеличения содержимого счетчика 3 адреса на единицу и уменьшения содержимого счетчика 6 микрокоманд на единицу. Этот процесс продолжается до тех пор, пока счетчик 6 микрокоманд не выдаст нулевым уровнем сигнал обнуления в блок 5 синхронизации. С приходом. этого сигнала заканчивается подготовительный этап работы микропрограммного устройства управления.

Далее по переднему фронту тактового сигнала блок 5 синхронизации с выхода элемента И 29 выдаст сигнал на

t запись адресной информации в счетчик 3 адреса из регистра 2 адреса, обеспечив, таким образом, переход к началу следующего линейного участка микропрограммы. По этому же переднему фронту с выхода элемента

И 30, но с некоторой задержкой, которую обеспечивает элемент 36 задержЬ ки и которая необходима для уверенной записи информации в счетчик 3 адреса, выдается сигнал записи в счетчик 6 микрокоманд нового количества микрокоманд в линейном участке микропрограммы. После загрузки счетчика 6 микрокоманд сигнал равенства нулю счетчика 6 микрокоманд переводится из состояния логического "0" в состояние логической "1" и начинается последовательное считывание микрокоманд из блока 4 постоянной памяти . Ilo переднему фронту

fT-ro тактового сигнала (где 0 определяется количеством микрокоманд, 1265769 находящихся в линейном участке микропрограммы) происходит обнуление счетчика 6 микрокоманд, и сигнал равенства нулю счетчика 6 микрокоманд устанавливается в состояние логического "0".

В последней микрокоманде линейного участка микропрограммы присутствует сигнал настройки второго коммутатора 11 на пропуск адреса из регистра 2 адреса в блок 1 оперативной памяти. По этому адресу считывается новая микрокоманда перехода с информацией о начальном адресе линейного участка микропрограммы в блоке 4 постоянной памяти с кодом о количестве микрокоманд в линейном участке, с адресом следующей микрокоманды переходов и кодом маски для внешних условий, Адрес для блока 1 оперативной памяти формируется из адреса регистра 2 адреса с присоединением к нему младших разрядов кода, полученного в результате обработки кода внешних условий и кода из блока 9 обработки и анализа вре— менных интервалов. Нулевой уровень сигнала обнуления счетчика 6 микрокоманд подается через элемент НЕ 35 на вход элемента И 33. С выхода этого элемента, так как на другой вход подана инвертированная тактовая частота, по зацнему фронту тактовой частоты происходит запись информа— ции из блока 1 в регистр 2 адреса.

Запись должна быть произведена по фронту строба записи для избежания гонок". В данной схеме это осущест.влено, так как время считывания в блбке 1 оперативной памяти значительно больше, чем время записи в регистр 2 адреса. Далее по переднему фронту тактового сигнала происходит загрузка новым адресом счетчика

3 адреса и новым кодом данных микропрограммы счетчика 6 микрокоманд, и цикл работы микропрограммного устройства повторяется.

Обработка и анализ временных интервалов происходят следующим образом.

После подачи сигнала пуска счетчик 20 блока 9 обработки и анализа временных интервалов начинает отсчитывать дискреты времени, определяемые частотой задающего генератора 37 и коэффициентом пересчета делителя

19. При появлении некоторого условия на втором входе блока 7 элемен— тов И и незамаскированности этого условия маской из регистра 2 адреса происходит переход по этому условию в микропрограмму обработки. В этой микропрограмме есть микрокоманда, которая инициирует считывание из блока 1 оперативной памяти ячейки адрес которой жестко закреплен за каждым из входных условий. Управ— ляющий сигнал микрокоманды открывает второй коммутатор 10 на пропуск адреса из регистра 2 адреса в блок

1 оперативной памяти.

<5 Считанная информация схематически разделена на три части; адрес следующей команды перехода, относительное время момента прихода условия и код номера временного интервала в

20 зависимости от частоты появления условий. При первоначальном появлении условия время момента прихода в ячейке равно нулю, а код номера максимален. Считанная информация попадает в блок 9 обработки и анализа временных интервалов. Время момен— тов прихода информации подается через узел 23 элементов НЕ на второй вход сумматора 22, на котором проис30 ходит вычитание из текущего состоя— ния счетчика 20 считанного из памяти состояния. Полученная разность подается на вход узла 24 постоянной памяти, который относит каждый интервал к номеру группы, характеризующей частоту появления этого условия. Сформированный таким образом код группы подается из узла 24 постоянной памяти в коммутатор 25 и схему 26 сравнения. На второй вход последней подан считанный из блока 1 оперативной памяти код номера группы. Схема 26 сравнения настраивает коммутатор 25 таким

45 образом, что на его выход пропускается код номера группы, соответствующий более частому появлению входного условия. По заднему фронту тактового сигнала и при наличии в блоке 5 синхронизации сигнала с поля микрокоманды на втором входе элемента И на его выходе появится строб записи регистра 21 блока 9 обработки и анализа временных интервалов. По этому сигналу проис— ходит запись текущего времени из счетчика 20 и с выхода коммутатора 25 в регистр 21. Далее информа—

1265769

25 ция из регистра 21 поступает на первый вход первого коммутатора

10, который при отсутствии сигнала управления загрузкой всегда настроен на пропуск информации иэ регистра 21 на вход блока 1 оперативной памяти. По заднему фронту тактирующего сигнала и при наличии в блоке

5 синхронизации сигнала с поля микрокоманды с выхода элемента И 32 выдается строб записи в блок 1 оперативной памяти. Информация в ячейке меняется так, что момент времени становится равным текущему, а код группы либо не меняется, либо изменяется на код группы с более частым приходом условий. После этого происходит запись этой ячейки в регистр 2 адреса по стробу, вырабатываемому через второй вход элемента

ИЛИ 39, т.е. по условию с поля микрокоманды, и переход к дапьнейшей микропрограмме по адресу из первой информационной зоны ячейки хранения параметров условий.

Формула изобретения

1. Микропрограммное устройство управления, содержащее блок one- 30 ративной памяти команд, регистр адреса, счетчик адреса, блок,постоянной памяти микрокоманд, блок синхронизации, а также две группы элементов И, причем первый и второй выходы блока синхронизации соединены соответственно со счетным входом и входом разрешения записи счетчика микрокоманд, выход которого соединен с входом начальной установки блока 40 синхронизации, третий и четвертый выходы которого соединены соответственно со счетным входом и входом разрешения записи счетчика адреса, пятый выход блока синхронизации соеди- 5 нен с входом разрешения записи регистра адреса, группа выходов поля адреса микрокоманд которого соединена с группой информационных входов счетчика адреса, выход которого сое- 50 динен с адресным входом блока постоянной памяти микрокоманд, выход поля адреса команды которого соединен. с информационным входом регистра адреса, группа выходов поля маски анали- зируемых условий которого соединена с первыми входами элементов И первой и второй групп, причем вторые входы элементов И первой группы являются входами анализируемых условий уст— ройства, группа выходов поля микроопераций блока постоянной памяти микрокоманд является группой выходов устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет обеспечения обработки и анализа временных интервалов между одноименными условиями при формировании управляющих микрокоманд, в него введены блок обработки и анализа временных интервалов и два коммутатора, причем группа выходов поля количества микрокоманд в команде регистра адреса соединена с группой информационных входов счетчика микрокоманд, группа выходов поля условий блока постоянной памяти микрокоманд соедииена с входами управления режимбм блока синхронизации, шестой и седьмой выходы которого соединены соответственно с входом управления выдачей результата и входом синхронизации блока обработки и анализа временных интервалов, информационный вход которого соединен с выходом поля анализируемых условий блока оперативной памяти команд, первая группа выходов блока обработки и анализа временных интервалов соединена с вторыми входами элементов И второй группы, вторая группа выходов блока обработки и анализа временных интервалов соединена с первой группой информационных входов первого коммутатора, первая, вторая и третья группы информационных входов второго коммутатора соединены соответственно с группой выходов поля адреса команды регистра адреса, выходами элементов И первой и второй групп и входами адреса команды устройства, первая и вторая группы управляющих входов второго коммутатора соедине- . ны соответственно с группой выходов поля признаков перехода блока постоянной памяти микрокоманд и первой группой входов управления выбором команды устройства, вторая группа информационных входов первого коммутатора является группой входов даныых блока оперативной памяти команд, группа управляющих входов первого коммутатора и вход управления блока оперативной памяти команд соединены с второй группой входов управления

69 8 входом сброса блока обработки и анализа временных интервалов, первая и вторая группы выходов регистра являются соответственно первой и второй группами выходов блока обработки и анализа временных интервалов.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок синхронизации содержит триггер, генератор импульсов, элемент задержки, семь элементов И, два элемента НЕ и элемент ИЛИ, причем вход установки в "О" триггера соединен с входом сброса блока, а вход установки в "1" триггера соединен с входом запуска блока, выход триггера соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, выход первого элемента И соединен с первыми входами второго и третьего элементов И, через элемент задержки с первым входом четвертого элемента И, через первый элемент НЕ с первыми входами пятого, шестого и седьмого элементов И и является седьмыми выходом блока синхронизации, выход второго элемента НЕ соединен с вторыми входами третьего и четвертого элементов И и с первым входом элемента ИЛИ, выход которого соединен с вторым входом седьмого элемента И, а вход второго элемента НЕ соединен с вторым входом второго элемента И и является входом начальной установки блока, выход второго элемента И соединен с первым и третьим выходами блока, выход четвертого элемента И является вторым выходом блока, выход третьего элемента И является четвертым выходом блока, выход седьмого элемента И вЂ” пятым выходом бло ка выход пятого элемента И вЂ” шестым выходом блока, выход шестого элемента И вЂ” восьмым выходом блока, вторые входы пятого, шестого элементов И и элемента ИЛИ являются входами управления режимом блока.

7 1265 7 выбором команды устройства, выходы первого и второго коммутаторов соединены соответственно с входом данных и входом адреса блока оперативной памяти команд, вход управления записью которого соединен с восьмым выходом блока синхронизации, входы сброса блока синхронизации, счетчи.ка микрокоманд, блока обработки и анализа временных интервалов, регист- 1п ра адреса и счетчика адреса объединены и являются входом сброса устройства, вход запуска блока синхронизации является входом пуска устройства, причем блок обработки и 15 анализа временных интервалов содержит делитель частоты импульсов, счетчик, узел постоянной памяти, коммутатор, сумматор, регистр, схему сравнения и узел элементов НЕ, выход 2б делителя частоты импульсов соединен со счетным входом счетчика, выход которого соединен с первым информационным входом регистра и первым входом сумматора, второй вход которого 25 соединен с выходом узла элементов НЕ, выход сумматора через узел постоянной памяти соединен с первым информационным входом коммутатора и первым входом схемы сравнения, выход которой 39 соединен с управляющим, входом коммутатора, выход которого соединен с вторым информационным входом регистра, вход узла элементов НЕ, второй вход схемы сравнения и второй информационный вход коммутатора объединены и являются информационным входом блока обработки и анализа временных интервалов, тактовый вход де-лителя частоты импульсов является 4О входом синхронизации блока обработки и анализа временных интервалов, вход управления записью регистра является входом управления выдачей результата блока обработки и анали- 4 за временных интервалов, входы установки делителя частоты импульсов

И счетчика объединены и являются

1265769

li2

Фиг. 1 иг.

Составитель В. Криворучко

Редактор И. Николайчук Техред В. Кадар Корректор Г.Решетник

Заказ 5665/46 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4