Запоминающее устройство для телевизионного изображения

Запоминающее устройство для телевизионного изображения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области средств связи и может быть использовано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в качестве графического дисплея. Целью изобретения является Повышение надежности устройства за счет коррекции ошибок, обусловленных ячеек памяти в микросхемах. Устройство содержит генератор тактовых импульсов , генератор сигналов адреса, блок синхронизации, коммутатор адреса, коммутатор данных, сдвигающий регистр , блок .сопряжения, блок модифи- . кации адреса, блок памяти и блок управления , -мультиплексор, аналого-цифровой и цифро-аналоговый преобразователи , многовходовый элемент ИСКЛЮЧАКЯЦЕЕ ИЛИ, блок контроля чётности и блок коррекции ошибок. 5 ил. (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„,12657 5 (gg 4 G 06 F 10/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ. ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3842053/24 (22) 04.01.85 (46) 23.10.86. Бюл. № 39 (72) А.Г.Гуднов (53) 681.327.68(088.8) (56) Патент США ¹ 380055, кл. 340-146;1, 1977.

Патент РСТ № ИО 81/03234, 1981. (54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО ДЛЯ ТЕЛЕВИЗИОННОГО ИЗОБРАЖЕНИЯ (57) Изобретение относится к области средств связи и может быть использовано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в ка. честве графического дисплея. Целью изобретения является Повышение надежности устройства за счет коррекции ошибок, обусловленных отказамн ячеек памяти в микросхемах. Устройство содержит генератор тактовых импульсов, генератор сигналов адреса, блок синхронизации, коммутатор адреса, коммутатор данных, сдвигающий регистр, блок .сопряжения, блок модифи- . кации адреса, блок памяти и блок управления, мультиплексор, аналого-цифровой и цифро-аналоговый преобразователи, многовходовый элемент ИС1ЛЮЧАЮЩЕЕ ИЛИ, блок контроля четности и блок коррекции ошибок. 5 ил.

1265785

Изобретение относится к области средств, связи и может быть использовано при построении телевизионных цифровых систем связи, систем моделирования алгоритмов цифровой обработки изображений, например, в качестве графического дисплея.

Целью изобретения является повышение надежности устройства за счет коррекции ошибок, обусловленных отказами ячеек памяти в микросхемах памяти.

На фиг.1 показана видимая часть

ТВ-растра и соответствующее ей распределение старших разрядов адресов с- разбиением адресного поля на условные зоны, на фиг.2 — адресное поле с перераспределением адресных зон

ТВ-растра по блокам памяти и соответствующее значение старших разрядов; на фиг. 3 — функциональная схема устройства; на фиг.4 — функциональная схема блока памяти; на фиг.5функциональная схема блока коррекции ошибки.

Устройство содержит генератор 1 тактовых импульсов, выход которого соединен со входом генератора 2 сигналов адреса. Управляющий выход адресного генератора соединен со входом блока 3 синхронизации, а адресные выходы с первого по третий образуют адресную шину, которая соединена с первой группой входов коммутатора 4 адреса, управляющими входами коммутатора 5 данных и одним из управляющих входов сдвигающего регистра 6. Первый выход блока 7 сопряжения соединен со второй .группой входов коммутатора 4 адреса, выход которого соединен со входом блока 8 модификации адреса. Выход последнего соединен с адресными входами блока 9 памяти и с одним из входов блока 10 управления. Второй вход блока

10 подключен к выходу генератора 2 сигналов адреса, а третий вход — к выходу блока 7 сопряжения. Блок 7 соединен двунаправленной шиной данных с мультиплексором 11. Адресный выход блока 7 подключен к управляющему входу мультиплексора 11, выход двунаправленной шины данных которого соединен с первой группой входов ком коммутатора 5 данных.

Выход двунаправленной шины данных сдвигающего регистра 6, объединяю-.щий его параллельные входы и выходы, 40

55 г!

О !

35 подключен ко второй группе входов коммутатора 5 данных, первая группа выходов которого соединена с двунаправленной шиной данных блока 9 памяти. Управляющий вход блока 9 памяти соединен с одним из выходов блока 10 управления, второй выход которого соединен со вторым управляющим входом сдвигающего регистра 6.

Вторая группа выходов коммутатора 5 данных соединена со входами блока 12 контроля четности и входами элемента

ИСКЛЮЧАИЩЕЕ ИЛИ !3. Выход элемента

13 соединен с третьим входом коммутатора 5 данных. Выход блока .12 контроля четности соединен со входом блока 7 сопряжения и с управляющим входом блока 14 коррекции ошибок, вход которого соединен с последовательным выходом сдвигающего регистра 6. Последовательный вход сдвигающего регистра 6 соединен с выходом аналого-цифрового преобразователя (АЦП) 15, вход которого соединен с источником видеосигнала. Выход блока 14 коррекции ошибок соединен со входом цифроаналогового преобразователя (ЦАП} 16, выход которого является аналоговым выходом устройства.

Блок 9 содержит два блока 17 и

18 памяти. Адресные входы обоих блоков соединены с выходами блока 8 модификации адреса, шина данных этих блоков соединена с первой группой выходов коммутатора 5 данных, 1а их управляющие входы соединены с первым выходом блока 10 управления.

Блок 14 коррекции ошибок 14 содержит интерполятор 19, вход которого соединен с выходом сдвигающего регистра 6, а выход — со входом коммутатора 20 замещения, выполненного как логический коммутатор, управляющий вход которого соединен с выхо- дом схемы 12 контроля четности. Выход коммутатора 20 замещения соединен со входом ЦАП 16.

Устройство работает следующим образом.

В случае использования ТВ-стандарта с 625 строками количество активных строк, видимых на растре (фиг.1), составит 576 (строки от 0 до 575), При соотношении размера растра 4:3 количество активных элементов в строке будет соответственно 768 (от 0 до 768).

1265785

Объем V адресного поля памяти, Д требуемый для запоминания активной части одного кадра ТВ-изображения, определится как

V< =576 x768=432 К бит, (1) 5 где К = 2 =1024. нг

Для запоминания этой информации требуется память с объемом V 512 К бит, для адресации которой необходимо 19 разрядов. Эту память можно сос- >о тавить из двух блоков объемом U =

=256 К бит, адресуемых 18 разрядами каждый. Неиспользуемое поле адресов при этом составит йV=V-U =512-4320=80 (K бит). (2) 15

Для качественного воспроизведе-. ния TB-изображения достаточно 8 разрядов, поэтому формат слова, записываемого в память, должен составить

8 бит. 20

Если при этом обеспечить раздельный доступ к каждому разряду, то суммарный объем неиспользованных адресов составит аЧ=8i80=640 К бит > 432 К бит,(3)

i=1 что достаточно для запоминания еще одного контрольного бита.

На фиг.l старшие четыре разряда

30 адреса в горизонтальном Х9, Х, Х

Х6 и вертикальном уз уэ ут ° у6 на правлениях ТВ-раствора йоставлены в однозначное соответствие с адресным полем видимой части ТВ-кадра,. Размер З5 единичного адресного квадрата составляет 64х64 (адресуется 12 разрядами), Для пояснения принципа работы блока 8 модификации адресов поле растра на фиг.l разбито на ряд областей

А, В, С, D, E, F, G. Исходя иэ адресных координат Х., Y,, условие нахождения текущего элемента ТВ-кадра

Е в каждой из этих областей можно записать как

ZEA при а=х,- Хз У -Y8 У, У 1

ZEB при ЪХ -X> Y .Y .Y Y =1

Я 8 з 8 т 6

ЫС при с=Х . Y Y,Y +У =1 (4)

ZED npu d = XäY = 1

Z=E при е = ХзХаУз=1

F rtpH f Xg Х8Уз 1

Е=С при 8 = ХзУ = 1

Блок 8 модификации адресов распределяет укаэанные области А... у

G (фиг.2) в поле адресов блоков 17 и

18 памяти, которые представляют собой оперативные запоминающие устрой(5) для i=0 ° ° ° 5, Y Y т

П

Х.

Х; для i=0...5;

У; (6) Так как расположение зоны А не изменяется при переводе ее координат в адресную область блока 17 памяти, то для старших разрядов основной информации можно записать

=Х,. С для i 6...8

=Y; С (7) У,ства с произвольной выборкой объемом V„=256 К байт, организацией 512х х512 и возможностью раздельного доступа к каждому байту.

Причем в каждом блоке 17 и 18 памяти выделено дополнительное адресное поле для контрольного бита К и

К- соответственно.

Й

Таким образом, в то время, когда исходная информация о ТВ-кадре, представляющая собой 8-разрядное слово, записывается в блок 17 (адресное поле С), контрольный бит заносится в область К,вЂ, блока 18 памяти. И наоборот, когда выборка ТВ-сигнала находится в области адресов блока 18 памяти (адресное поле A+B+D+E+F+G), то контрольный бит заносится в адресное поле К, блока 17 памяти.

Так как контрольный бит должен записываться поочередно во все разряды блоков 17 и 18 памяти, то для управления поразрядным обращением используются три старших модифицированных разряда в вертикальном направлении У, Y, Y для блока 18 т д и Y-8",У1 У дпя блока 17 памя ти.

При этом условие записи основной информации в любой разряд блока 17 памяти представляется как С=l, а для блока 18 памяти как С =1, что соответствует нахождению выборки

ТВ-кадра в области С или вне ее.

Блок 8 модификации адреса осуществляет функцию преобразования старших разрядов адресных координат ТВкадра в старшие адресные разряды блоков 18 и 17 памяти. При записи основной информации и контрольного бита для младших шести разрядов справедливы выражения

Х . =Х

1 1

)265785 Ь

15

Х. а.+ 1

При записи контрольного бита в область К, блока 17 памяти (фиг.2), которая происходит в зоне С ТВ-кад(1 ра, разряды Х, Х, Х не иэменя8 б

I ются, а адресные координаты 7„, 7,, Y областей А, В, D, Е, F, G (фиг.l)

6 должны быть приравнены 1, т,е.

Х. =Х,. С для i=6. 8; (8) Y. =С

Если просуммировать (7) и (8) и учесть (5), то полное выражение для адресов блока 17 памяти опредепится ,из уравнений

Х . = Х для i=0...8;

Y., для i=0...5; (9)

Y. С+С для i=6 8, 1

При записи основной информации в блок 18 памяти (логическое условие

C=1) адреса для зоны D не изменяются, а зоны А, В, Е, Г, С посредством модификации старших разрядов адресов должны быть перенесены на свое место в адресное поле блока 18 памяти (фиг.1 и 2). Поэтому на этих участках должно быть произведено преобразование старших разрядов адреса в соответствии с выражением

Х, = Х. С, для 3.=6,7;

7-", = (Y., d+b+ f ) С, для i=6; (10)

Y;-"=(Y; d+e+f)С для i=7;

Y - =(Y, d+g) C для i=8;

При записи контрольного бита в .область К-„ (К + К-„ ) блока 18 па" мяти, которая происходит в зоне С

ТВ-кадра, разряды Х;", Х - не изменяются, а остальные адресные координаты определяются в соответствии с выражением х6 = 13

Ъ в

YR- = C. (11)

Если просуммировать (10) и (» ) и учесть (9), то полное выражение для адресов блока памяти 18 определится из выражения

Xi для i=0...7; (12) для i=8;

xi

У; для i 0...5;

Y;" Х„С+(,. d+b+f)C для i=6;

ХвС+(7; d+e+f)C для i=7;

C+(Y,d+g) ° С для ь.=8.

Таким образом, функционирование блока модификации адреса полностью

45 определяются выражениями (9) и (l 2) при учете (4). Генератор 1 тактовых импульсов вырабатывает тактовые импульсы с частотой около 15 МГц, которые поступают на вход генератора 2 сигналов адреса. Последний формирует разряды адреса в горизонтальном

Х,...Х и вертикальном Y, ...Y направлениях, которые образуют выходную адресную шину, Выход синхронизации генератора 2 сигналов адреса подключен ко входу блока 3 синхронизации, который формирует импульсы строчной и кадровой частоты, необходимые для развертки ТВ-изображения на дисплее (не показан).

Адресная шина подсоединена к первому входу коммутатора 4 адреса, который подключает к блоку 8 модификации адреса или сигнал от генератора сигналов адреса при вводе-выводе информации на ТВ-устройства (камера, монитор, дисплей), или адреса от

ЭВМ через блок 7 сопряжения при обращении ЭВМ к блоку 9 памяти.

Блок 7 сопряжения обеспечивает связь устройства с ЭВМ и кроме адресной шины имеет двунаправленную шину данных, выход управления и вход для сигнализации об ошибке при чтении из памяти. Блок 8 модификации адреса функционирует в соответствии с выражениями (4), (9), (12) и обеспечивает преобразование сигнала с выхода коммутатора 4 адреса в код для адресации блоков 17 и 18 памяти блока 9. На управляющие входы блоков

17 и 18 памяти поступает также сигнал с выхода блока 10 управления, который обеспечивает формирование таких сигналов, как запись/чтение, выбор строк, выбор столбцов, необходимых для функционирования микросхем памяти в блоках 17 и 18.

Для обеспечения раздельного доступа к каждому разряду блоков 17 и 18 памяти на адин из входов блока 10 управления подаются модифицированные адреса. Сигнал с управляющего выхода генератора 2 сигналов адреса, подается на второй вход блока 10 управления, третий вход которого подключен к выходу блока 7 сопряжения.

Блок 10 управления обеспечивает также синхронизацию сдвнгающего регистра 6, который необходим для согласования скорости поступления инфор65785 8 ду этими величинами разрядность регистра может быть от 4 до 16 бит. На его управляющие входы подаются младшие разряды адресной шины в горизонтальном направлении Х, Х или Х о

Х, Х, Х соответственно.. Например, о при вводе информации в устройство с камеры видеосигнал поступает на его аналоговый вход, которым является вход аналого-цифрового преобразователя 15 с разрешающей способностью 8 разрядов.

Цифровой код с выхода аналогоцифрового преобразователя 15 поступает на последовательный вход сдвигающего регистра 6 и с его параллельных выходов подается в двунаправленную шину данных, которая подключена ко второй группе входов коммутатора

5 данных. Первая группа входов коммутатора 5 данных соединена с выходной двунаправленной шиной мультиплексора 11, осуществляющего прием и передачу информации от блока 7 со.— пряжения при обращении от ЭВМ. Коммутатор 5 данных осуществляет подключение шины данных блока 9 памяти либо к сдвигающему регистру 6 при вводе-выводе ТВ-информации, либо к мультиплексору 11 при обмене с ЭВМ. Первая группа выходов коммутатора 5 данных .соединена с шиной данных блока 9 памяти, а вторая группа выходов подключена ко входам блока 12 контроля четности и многовходовому элементу

ИСКЛЮЧАЮЩЕЕ ИЛИ 13, который производит сложение по модулю 2 всех разря- 40 дов информационного слова, в режиме записи в блок 9 памяти. Выходной сигнал многовходового элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 подается на третий вход коммутатора 5 данных, где производится его коммутация во все восемь разрядов шины данных того блока памяти, который не принимает в данный момент основную информацию.

Блок 10 управления, формируя сиг- 50 нал "Выбор кристалла" (CAS), обеспечивает попадание контрольной информации в нужный разряд блоков 17 или

18 памяти.

При чтении информации из блока 9 памяти блок 12 контроля четности ана- . лизирует 9-разрядное слово с выхо" да коммутатора 5 данных и в случае

1О фор мула

35

55

7 l2 мации Т — кадра со временем цикла обращения микросхем памяти.

В зависимости от соотношения межнечетного количества единиц в нем формирует на своем выходе сигнал ошибки, который подается на вход блока 7 сопряжения, сигнализируя о наличия сбоя, и поступает на управляющий вход блока 14 коррекции ошибок.

Коммутатор -20 замещения блока 14 коррекции ошибок производит замену искаженной информации с выхода сдвигающего регистра 6 .на текущее средневзвешенное значение выборки, полученное в интерполяторе 19.

Э изобретения

Запоминающее устройство для телевизионного иэображения, содержащее генератор тактовых импульсов, выход которого подключен к входу генератора сигналов адреса, управляющий выход которого подключен к входу блока синхронизации, первый адресный выход генератора сигналов адреса подключен к первой группе входов коммутатора адреса, вторая группа входов которого соединена с первым .выходом блока сопряжения, выход коммутатора адреса подключен к входу блока модификации адреса, выход которого подключен к первым входам блока памяти и блока управления, второй и третий входы которого подключены соответственно к второму выходу блока сопряжения и второму адресному выходу генератора сигналов адреса, третий адресный выход которого подключен к первому входу коммутатора данных, второй вход и первый выход которого подключены соответственно к выходу и второму входу блока памяти, третий вход которого соединен с первым вы- ходом блока управления, третий адресный выход генератора сигналов адреса подключен к первому управляющему входу сдвигающего регистра, к второму управляющему входу которого подключен второй выход блока управления, параллельные вход и выход сдвигающеro регистра подключены соответственно к второму .выходу и третьему входу коммутатора данных, к четвертому входу которого подключен первый выход мультиплексора, второй выход которого подключен к первому входу блока сопряжения, третий и четвертый выходы которого подключены соответственно к первому и второму входам мульти лексема, третий вход котороХ 000000007 7 ) 7 УЦУ

Х ОООО7 7 700 О д Р8 У7 48

00 0 0

0007

007 О

007

О 00

0 0 7

О 7 О . О 7

10 00

9 12

ro соединен с третьим выходом коммутатора данных, последовательный вход сдвигающего регистра соединен с выходом аналого-цифрового преобразователя, вход которого является аналоговым входом устройства и цифроаналоговый преобразователь.,выход которого является аналоговым выходом устройства, о т л и ч а.ю щ е е с я тем, что, с целью повьппения надежности устройства, в него введены многовходовый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, блок контроля четности и блок коррекции ошибок, причем четвертый выход коммутатора данных соединен с

65785 1О входами элемента ИСКЛН)ЧАЮЩЕЕ ИЛИ и блока контроля четности, выход которого подключен к второму входу блока, сопряжения и первому входу блока коррекции ошибок, выход которого подключен к входу цифроаналогового преобразователя, выход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к пятому входу коммутатора данных, выход блока мо10 дификации адреса подключен к третьему входу блока управления, а последовательный. выход сдвигающего регистра подключен к второму входу блока коррекции

15 ошибок.

1265785 0 1 1

Of 234567891013 г2 13 Ж и блок памяти z

Фиг.8 блок памяли I

"9

Х80000111100 6 0 1 1 I х,оо оо оа о о х,о О о10101 0 0 1 0

1265785

Составитель С,Самуцевич

Техред M.Õîäàíè÷ Корректор А.Обручар

Редактор Н.Егорова

Заказ 5666/47 Тираж 671 Подписное

БНИИПИ Государственного комитета СССР . по.делам изобретений и открытий

113035, Москва, Ж-35, Раушская.наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãîðoä,óë.Ïðîåêòíàÿ,4