Устройство стабилизации скорости движения носителя магнитной записи

Устройство стабилизации скорости движения носителя магнитной записи

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области накопления информации и может быть использовано в прецизионных электроприводах аппаратов точной магнитной записи. Для повьшения точности поддержания скорости и фазы магнитного носителя в устройство дополнительно введены четыре счетчика, триггер, второй делитель частоты, мультиплексор, два блока памяти, четыре элемента И, два элемента ИЛИ, формирователь. В соответствующих счетчиках накапливаются коды, пропорциональные фазовой ошибке, первой разности фазовой ошибки и алгебраи (Л to Ot) ел 00 4 4

СОКИ СОВЕТСНИК

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU;„, 1265844

А1 (д) 4 G 11 B 15/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ1Й (21) 3836118/24-10 (22) 02.01.85 (46) 23. 10.86. Бюл. и 39 (72) А.И.Денисов, С.М.Сиренко, В.N.Çâîëèíñêèé А.А.Колесников, В.П.Савчук и В,К.Райфшнайдер (53) 681.84(088,8) (56) Авторское свидетельство СССР

Ф 830552 ° кл. 611 В 15/46, 1982.

Авторское свидетельство СССР

У- 1059619, кл. С11 В 15/46, 1983, (54) УСТРОЙСТВО СТАБИЛИЗАЦИИ СКОРОС ТИ ДВКНЕНИЯ НОСИТЕЛЯ ИАГНКТНОИ ЗАПИСИ (57) Изобретение относится к области накопления информации и может быть использовано в прецизионных электроприводах аппаратов точной магнитной записи. Для повышения точности поддержания скорости и фазы магнитного носителя в устройство дополнительно введены четыре счетчика, триггер, второй делитель частоты, мультиплексор, два блока памяти, четыре элемента И, два элемента ИЛИ, формирователь, В соответствующих счетчиках накапливаются коды, пропорциональные фазовой ошибке, первой разности фазовой ошибки и алгебраи1265844 ческой сумме фазовых ошибок всех измерений, Мультиплексор 13, связанный со счетчиками 7-12, формирует сигналы постоянных частот на выходах, под действием которых устройство выраба" тывает управляющее воздействие, соотвествующее пропорционально-интегрально-дифференциальному закону по фазе. При изменении значений частот (Изобретение относится к приборостроению, а именно к устройствам управления скоростью движения носителя магнитной записи, н, может быть использовано в прецизионных электроприводах аппаратов точной магнитной записи.

Цель изобретения — повышение точности стабилизации скорости движения носителя магнитной записи.

На фиг. 1 приведена структурная схема устройства; на фиг, 2 — временные диаграммы, поясняющие его работу.

Устройство содержит задающий гегенератор 1, первый 2 и второй 3 делители частоты, корректор 4, блок 5 синхронизации, фазовый дискриминатор

6, первый 7, второй 8, третий 9, четвертый 10, пятый 11 и шестой 12 счетчики, мультиплексор 13,КЗ--триггер 14, первый 15 и второй .16 блоки памяти, первый 17, второй 18, третий

19, четвертый 20, пятый 21, шестой

22 и седьмой 23 элементы И, первый

24 и второй 25 элементы ИЛИ, формирователь 26, усилитель 27 мощности, подключенный к двигателю 28, с которым кинематически связан датчик 29 скорости, соединенный электрически с певым входом фазового дискриминатора 6, к третьему входу которого, 1 а также ко второму входу первого счетчика 7 подключена шина 30 управления.

Выход задающего генератора 1 через второй делитель 3 частоты соединен с первыми входамикорректора 4 и мультиплексора 13, со вторыми входами блока 6 синхронизации, фазового дискриминатора 6, а также со

40 на выходах мультиплексора 13 в зависимости от значений кода в первом блоке 15 памяти коэффициенты усиления пропорциональной и дифференциальной составляющих меняются при различной фазовой ошибке, т.е. устройство может использоваться как регу лятор с переменными коэффициентами. 2 ил. вторыми входами первого, второго, 1 .четвертого и седьмого элементов И 17, И 18, И 20, И 23.

Фазовый дискриминатор 6 первым выходом соединен с первыми входами первого и второго элементов И 17, И 18, а вторым выходом — с вторым входом корректора 4, выход которого через первый делитель 2 частоты соединен с первым входом блока 5 синхронизации, выход которого подключен к первым входам четвертого и седьмого элементов И 20, И 23, четвертого, пятого и шестого счетчиков 10-12, а также первого 15 и второго 16 блоков памяти, ко вторым входам пятого и шестого элементов И 21, И 22, второго счетчика 8 и RS -триггера 14, и к третьему входу третьего счетчика 9, выходом соединенного с первым ходом

RS-триггера 14, выход которого подключен к входу усилителя 27 мощности, и с третьим входом элемента И 20, выход которого связан с первым входом счетчика 9, соединенного вторым входом с выходом первого счетчика 7, первый вход которого подключен к выходу элемента И 17, Первый выход мультиплексора 13 соединен с первым входом элемента

И 21, а второй выход - с первым входом элементаИ 22,,второй вход мультиплексора связан со вторыми входами четвертого и шестого счетчиков

10 и 12, а также с выходом первого блока 15 памяти, второй вход которого соединен со вторым выходом второго счетчика 8 и с первым входом второго элемента ИЛИ 25.

Выход второго элемента И 18 соединен с первым входом второго счетчи1265844

4 выходов дискриминатора и блока синхронизации условно показаны одной линией связи.

Широтно-импульсный сигнал, пропор+ циональный фазовой ошибке, появляет. ся на выходе дискриминатора 6 в промежутке времени 1,- с частотой

f„-, ка 8, первый выход которого через третий элемент И 19 подключен к третьему входу элемента И 18.

Выход шестого элемента И 22 подключен к третьему входу шестого счет чика 12, выходом соединенного с третьим входом И 22 и с четвертым входо элемента И 22.

Выход четвертого счетчика 10 соединен с третьим входом седьмого элемента И23 и, через формирователь 26, с третьим входом второго блока 16 памяти, выходом связанного со вторым входом второго элемента ИЛИ 25, выход которого подключен к второму входу пятого счетчика 11, своим первым выходом соединенного с третьим входом пятого, четвертым входом шестого и пятым входом четвертого элементов И 21, И 22 и И 20, а своим вторым выходом — со вторым входом второго блока 16 памяти.

Выход седьмого элемента И 23 сое-. динен с третьим входом четвертого счетчика 10, а также со вторым входом первого элемента ИЛИ 24, первый вход которого связан с выходом пятого элемента И 21, а выход — с третьим входом пятого счетчика 11.

Устройство работает следующим об- 30 разом.

В исходном состоянии на шине управления 30 присутствует сигнал логического "0", при этом на обоих выходах дискриминатора 6 будут сигна- д5 лы логической "1", а в счетчике 7 будет установлен начальный код. При поступлении на шину управления сигнала логической "1" (фиг. 2и) на усилитель 27 .мощности подается питания 4О (на фиг. 1 цепи питания не показаны) и двигатель 28 начинает вращаться, однако, пока его скорость не достигнет номинальной, состояние выходов фазового дискриминатора 6 не изменя- 45 ется и информация о фазовой ошибке будет отсутствовать, чтобы устранить возможные сбои в работе устройства на этапе разгона двигателя.

Второй делитель 3 частоты форми- 5О рует ряд частот: f, j, высокую тактовую частоту заполнения fT, а также эталонную частоту (фиг.2а), поступающую на фазовый дискриминатор.

Блок 5 синхронизации также формирует ряд синхрочастот: СС 1, СС2 и ССЗ (фиг, 2б,в,г). На структурной схеме (фиг. 1) выходы различных частот с

Этот сигнал заполняется частотой на элементах И 17 и И 18, на выходах которых будут пачки импульсов, подсчйтываемых счетчиками 7 и 8.

Счет импульсов в счетчике 8 прекращается либо при прекращении лоступ1 ления сигнала фазовой ошибки, либо при установке этого счетчика в одно из граничных состояний, причем в этом последнем случае элемент И 18 закрывается сигналом с выхода И 1.9.

Начальный вход во второй счетчик 8 устанавливается импульсом (на фиг.

2д обозначен цифрой 3), формируемым блоком 5 синхронизации по срезу сиг-. нала СС1, этим же импульсом код, соответствующей фазовой ошибке предыдущего измерения, переписывается в четвертый счетчик 10. По концу счета код счетчика 8, пропорциональный фазовой ошибке текущего измерения, переписывается в первый блок 15 памяти и в пятый счетчик 11 импульсом, формируемый по первому срезу сигнала ССЗ после фронта сигнала СС1 (момент времени 1, фиг. 2е) . По перво- му фронту СС2 после фронта СС 1 (момент1, фиг. 2в) открывается элемент Э

И 23 и частота f со второго делитеТ ля частоты 3 поступает на четвертый и пятый счетчики 10 и 11. При установке счетчика 10 в нулевое состояние закрывается элемент И 23 и в счетчике 11 будет записан код, пропорциональный первой разности ошибки по фазе. Этот код переписывается во второй блок 16 памяти импульсом, формируемым формирователем 26 при установке счетчика 10 в нулевое состояние, причем если код предыдущего измерения в этом счетчике был равен нулю, запись во второй блок

16 памяти производится импульсом 1 (фиг, 2д, момент t ), а импульсом

2 (фиг, 2д, момент ), коды из первого и второго блоков памяти 15 и

16 переписываются в шестой 12 и пятый 11 счетчики соответственно, а код первого счетчика 7 переписьтвается в третий счетчик 9.

S 1265

Формирование широтно-модулированного сигнала, по заднему фронту которого срабатывают ключи усилителя 27 мощности, изменяя при этом фазу пи". тающего напряжения, тем самым стабилизируя фазу и скорость вращения дви5 гателя 28, происходит следующим образом.

По фронту ССЗ открывается пятый элемент И 2 1 и частота с первого вы1О хода мультиплексора 13 через элемент

1ШИ 24 проходит на вычитающий вход пятого счетчика 11, при установке которого н нулевое состояние закрывается элемент И 21 и открывается элемент И 22, при этом частота со второго ныхода мультиплексора поступает на вычитающий вход шестого счетчика 12. При устанонке этого счетчика в нулевое состояние закрывает- 20 ся элемент И 22 и открывается элемент И 20, при этом разрешается прохождение частоты на вычитающий вход третьего счетчика 9, и н момент установки этого счетчика в нулевое сос- g5 тояние, в нулевое состояние установит ся также 85 -триггер 14 (момент времени (фиг. 2ж), по которому и срабатывают силовые ключи усилителя 27 мощности.

Таким образом, код в пятом счетчике 11 {фиг. 2к) пропорционален первой разности фазовой ошибки, код. в шестом счетчике 12 (фиг. 2л) фазовой ошибке, а код в третьем счетчике 9 {фиг. 2м) равен алгебраической сумме фазовых ошибок всех измерений. При постоянных частотах с выходов мультиплексора 13 данное устройство вырабатывает управляющее воздействие, соответствующее ПИДзакону по фазе. Так как частоты сиг-., налов с выходов мультиплексора 13 могут изменяться в зависимости от значения кода в первом блоке 15 памяти и при изменении частот на выходе делителя 3, а от этих частот зависят коэффициенты усиления П- и

Д-регуляторов, которые будут изменяться в зависимости от значения фазовой ошибки, предлагаемое устройство является регулятором с переменными коэффициентами, и оно обеспечивает, н зависимости от схемы усилителя мощности, управление и стабилизацию скорости и фазы двигателя, а следовательно, и стабилизаций скорости движения носителя изменения частоты и фазы питающего напряжения

844 б либо изменение его действующего зна-. чения.

Формула и з обре т ения

Устройство стабилизации скорости движения носителя магнитной записи, содержащее задающий генератор, корректор, выходом связанный со входом первого делителя частоты, фазовый дискриминатор, первым входом подключенный к датчику скорости, кинематически связанному с двигателем, включенным на выходе усилителя мощности, причем первый выход фазового дискриминатора соединен с первыми входами первого н второго элементов И, вторым входом связанного с выходом третьего элемента И, вход которого соединен с первым выходом второго счетчика, а выход первого элемента И подключен к первому входу первого счетчика, о т л и ч а ю щ е е с я .тем, что, с целью повышения точности стабилизации скорости движения носителя, в него введены второй делитель частоты, подключенный к выходу задающего генератора, блок синхронизации, мультиплексор, третий., четвертый, пятый и шестой счетчики, четвертый, пятый, шестой и седьмой элет

L менты Й, первый и второй элементы

ИЛИ, первый и второй блоки памяти, формИрователь и RS -триггер, выходом подключенный ко входу усилителя мощности, при этом второй делитель частоты выходом соединен с первыми входами мультиплексора и корректора и со вторыми входами первого, второго, четвертого и седьмого элементов И, фазового дискриминатора и блока синхронизации, который своим первым входом соединен с выходом первого делителя частоты, а выходом — с первыми входами четвертого и седьмого элементов И, второго, четвертого, пятого и шестого счетчиков, первого и второго блоков памяти„ со вторыми входами пятого и шестого элементов

И и " -триггера, а также с третьим входом третьего счетчика, выходом соединенного с первым входом RS -триггера и с третьим входом четвертого элемента И, а первым и вторым входами — с выходом первого счетчика и с выходом четвертого элемента И соответственно, ко второму входу корректора подключен второй выход фазоного дискриминатора, к третьему

Составитель А.Луканин

Редактор П.Коссей Техред М.Ходанич

Корректор И.Муска

Заказ 5б71/50 Тираж 543 Подписное

ВНИКНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

7 1 входу которого и ко второму входу первого счетчика подключена шина управления, второй вход мультиплексора соединен со вторыми входами четвертого и шестого счетчиков и с выходом первого блока памяти, второй вход которого связан с первым входом второго элемента ИЛИ и со вторым входом второго счетчика, первым вхоДом соединенного с выходом второго элемента И, первый и второй выходы мультиплексора соединены соответственно с первыми входами шестого и пятого элементов И, которые выходами подключены соответственно к третьему входу шестого счетчика и к первому входу первого элемента ИЛИ, выход шестого счетчика соединен с четвер265844 8 тым входом четвертого и с третьим входом шестого элементов И, а выход четвертого счетчика связан через формирователь с третьим входом второго

5 блока памяти и непосредственно — с третьим входом седьмого элемента И, который своим выходом подключен к третьему входу четвертого счетчика и ко второму входу первого элемента

1О ИЛИ, выходом соединенного с третьим входом пятого счетчика, первый выход которого связан с третьим, четвертым и пятым входами соответственно пятого, шестого и четвертого элементов И, а второй выход - co вторым входом второго блока памяти, связанного через второй элемент ИЛИ со вторым входом пятого счетчика.