Преобразователь постоянного напряжения

Преобразователь постоянного напряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к электротехнике и может быть использовано во вторичных источниках питания устройств радиотехники, автоматики и вычислительной техники. Цель изобретения - повьт1ение надежности путем увеличения помехозащищенности устройства . Устройство содержит инвертор 1 с выходным трансформатором, в силовые цепи транзисторов инвертора включены датчики состояния транзисторов, выхо ды которых подсоединены к счетному входу триггера 15, синхронизирующий вход которого через логические элементы соединен с выходами трехвходовых элементов совпадения 9, 10, на входы которых подаются сигналы с блока обратной связи, задающего генератора и выходов триггера 15 соответственно . Переключение триггера 15 происходит при полном спаде коллекторного тока соответствующего транi зистора при наличии логического нуля на его синхронизирующем входе, что (Л исключает прохождение помехи через соответствующий канал управления. При выходе из строя одного из каналов управления второй канал автоматически блокируется. 2 нл. ю 05 СП

(ХМО3 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1

„„Я0„„1265941 (50 4 Н 02 М 3/337

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТБЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3811858/24-07 (22) 12 . 1 1.84 (46) 23.10.86, Бюл. N - 39 (72) M. И. Бальшем, Е.А. Воронцов, М.Л.Маркович и Е.В.Мартынов (53) 621.314,58(088.8) (56) Авторское свидетельство СССР

Р 1072207, кл. Н 02 М 3/335, 1984.

Авторское свидетельство СССР

Р 1012224, кл. G 05 F 1/64, 1981. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСТОЯННОГО НАПРЯЖЕНИЯ (57) Изобретение относится к электротехнике и может быть использовано во вторичных источниках питания устройств радиотехники, автоматики и вычислительной техники. Цель изобретения — повьш ение надежности путем увеличения помехозащищенности устройства. Устройство содержит инвертор 1 с выходным трансформатором, в силовые цепи транзисторов инвертора включены датчики состояния транзисторов, выходы которых подсоединены к счетному входу триггера 15, синхронизирующий вход которого через логические элементы соединен с выходами трехвходо- . вых элементов совпадения 9, 1О, на входы которых подаются сигналы с блока обратной связи, задающего генератора и выходов триггера 15 соответственно, Переключение триггера 15 происходит при полном спаде коллекторного тока соответствующего транзистора при наличии логического нуля на его синхронизирующем входе, что исключает прохождение помехи через соответствующий канал управления, При выходе из строя одного из каналов управления второй канал автоматически блокируется. 2 ил.

1265941

Изобретение относится к электротехнике и может быть использовано во . вторичных источниках питания устройств радиотехники, автоматики и вычислительной техники.

Целью изобретения является повышение надежности путем увеличения помехозащищейности преобразователя.

На д иг.1 изображена схема преобразователя," на фиг.2 — диаграммы напряжений, поясняющие его работу.

Преобразователь постоянного напряжения содержит подключенный к цходным выводам инвертор 1 с выходным трансформатором, выпрямитель 2, фильтр 3, выход которого подсоединен к выходным выводам, а также блок 4 управления, включающий в себя задающий генератор

5, фазорасщепитель 6 и узел 7 задержки. Вход управления узла 7 задержки соединен с выходными выводами через цепь 8 обратной связи. Выход задающего генератора 5 через фазорасщепитель

6 и узел 7 задержки соединен соответственно с первым и вторым входами логических элементов 9 и 10 совпадения.

Силовые электроды транзисторов инвертора 1 соединены с датчиками 11 и

12 состояния транзисторов, а базы— с предварительными усилителями 13 и

14. Преобразователь содержит также триггер 15 и первый и второй логические элементы И-НЕ 16 и 17 соответственно, Счетный вход триггера 15 соединен с выходами датчиков 11 и 12, синхронизирующий вход через логические элементы И-НЕ 16 и 17 — с выходами соответствующих логических элементов 9 и

10 совпадения, а каждый из выходов триггера 15 соединен с соответствующим третьим входом логических эле.ментов 9 и 10 совпадения.

Преобразователь работает следующим образом.

Задающий генератор 5 вырабатывает последовательность однополярных импульсов (фиг.2 ). Эта последовательность в узле 7 задержки преобразуется в напрл>кение треугольной формы (ч>иг.2о), которое там же сравнивается с выходным сигналом цепи 8 обратной связи. В результате этого сравнения

»а выходе узла 7 задержки формируется последовательность управляющих широтно модулированных импульсов (фиг. 2 6), которая подается на вторые входы логических элементов 9 и 10 совпадения.

При воздействии дестабилизирующих факторов изменяется сигнал на выходе цепи 8 обратной связи, что приводит к изменению длительности управляющих

5 импульсов с целью поддержания стабилизации выходного напряжения устройства.

На первые входы логических элемен,тов 9 и 10 совпадения подаются две сдвинутые одна относительно другой на

10 о

180 последовательности импульсов (фиг.2Г,А), которые вырабатывает фазорасщепитель 6 путем деления на две частоты следования импульсов (фиг.2a) задающего генератора 5.

В первый момент включения триггер

15 находится в одном из возможных устойчивых состояний. Например, на инверсном выходе установлен сигнал . логической "1, на прямом — логического "0". Эти сигналы подаются на третьи входы логических элементов 9 и 10 совпадения, и в этом случае элемент 9 готов к выделению на своем выходе широтно модулированного управляющего импульса, который далее усиливается предварительным усилителем

13 и открывает верхний транзистор инвертора. На. выходе логического элемента 10 — сигнал логического "0", и нижний транзистор инвертора заперт.

В датчике 11 состояния начинает формироваться импульс тока, который подается на счетный вход триггера 15.

Указанное состояние триггера 15 долж35 но оставаться неизменным до окончания

I- 1 широтно модулированного управляющего импульса и далее до полного спада коллектдрного и, следовательно, эмиттерного тока, формирующего импульс

40 тока датчика 11 состояния.

Для обеспечения этого требования на синхронизирующий вход триггера 15 с выхода логического элемента 9 через логический элемент И-НЕ 16 в течение

45 всего времени действия управляющего импульса поступает сигнал логического

"0"- (фиг.2ж).

В момент окончания широтно модулированного импульса на выходе логического элемента 9 совпадения устанавливается сигнал логического "0", а на синхронизирующем входе триггера 15— логической "1". Теперь триггер 15 готов к переключению, которое происхоу дит при поступлении на его счетный вход заднего фронта импульса, что соответствует полному спаду коллекторного тока верхнего транзистора.

65941

Формула изобретения

Составитель Т.Ершова

Техвед А Кравчук Коовектоп Л.Патай

Редактор О.Юрковепкая

Тираж 631 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 5678/55

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

3 12

Очевидно, что подача на синхронизирующий вход триггера 15 сигнала логического "0" на время действия широтно модулированного управляющего сигнала повышает помехозащищенность работы триггера 15, что в конечном итоге отражается на надежности работы всего устройства в целом.

На фиг.26 пунктирбм показано воздействие возможной помехи на счетный импульс, имеющий место на выходе датчиков состояния транзисторов. Так как во время действия этой помехи сигнал на синхронизирующем входе триггера 15 равен нулю (фиг.2ж), триггер 15 на данную помеху не реагирует.

Кроме того, при выходе из строя одного из каналов управления второй канал автоматически блокируется. Тем самым предупреждается возможность работы инвертора в однотактном режиме, что привело бы к выходу из строя силовых транзисторов.

Преобразователь постоянного напряжения, содержащий подключенный к входным выводам устройства инвертор с выходным трансформатором, выпрямитель и фильтр, выход которого подсоединен к выходным выводам устройства. а также блок управления, состоящий из за- . дающего генератора, выход которого соединен с первыми и вторыми входами логических элементов совпадения соответственно через фазорасщепитель и

10 узел задержки, вход управления кото- рого соединен с выходными выводами устройства через цепь обратной связи, при этом третьи входы логических элементов совпадения соединены с соот15 ветствующими выходами триггера, одни из входов которого соединены с выходами датчиков состояния силовых цепей транзисторов инвертора, о т л и ч аю шийся тем, что, с целью повы20 шения надежности путем увеличения помехозащищенности устройства, триггер выполнен с синхрониэирующии входом, соединенным через введенные логические элементы И-НЕ с соответствующими

25 выходами логических элементов совпадения, а одни из входов его объединены и образуют его счетный вход.