Устройство формирования кода фазы сигнала с линейной частотной модуляцией

Устройство формирования кода фазы сигнала с линейной частотной модуляцией

Иллюстрации

Показать все

Реферат

 

Изобретение относится к импульсной технике. Может использоваться в цифровых синтезаторах сигналов с линейной частотной модуляцией. Цель изобретения - повышение быстродействия устройства, достигается путем у.меньшения разрядности в.чодящих в него элементов при сохранении заданного уровня отклонений фазы от квадратичного закона. Для достижения поставленной цели в устройство, содержащее сумматор I, регистры 2, 3 и 4, синхронизатор 6 и арифметико-логический блок 8 дополнительно введены четвертый регистр 5, блок 7 формирования квадратичной функции, коммутатор 9 и счетчик 10. При этом возникающие фазовые ошибки снижаются до необходимого уровня с помощью блока формирования квадратичной функции, работающего на низкой тактовой частоте и не оказывающего влияния на быстродействие всего устройства. 3 ил.

СОЮ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 Н 03 К 7 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMY СВИДЕТЕЛЬСТВУ ь L

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 372755!/24-2! (22) 12.04.84 (46) 23.10.86. Бюл. № 39 (71) Всесоюзный заочный электротехнический институт связи (72) В. Н. Кочемасов (53) 621.317 (088.8) (56) Патент СШЛ № 3842354, кл. 328/14, 1983.

Авторское свидетельство СССР № 1184081, кл. Н 03 К 7/04, 1983. (54) УСТРОЙСТВО ФОРМИРОВАНИЯ КОДА ФАЗЫ СИГНАЛА С ЛИНЕЙНОЙ ЧАСТОТНОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к импульсной технике. Может использоваться в цифровых синтезаторах сигналов с линейной частотной

„„SU„„1265986 А1 модуляцией. Цель изобретения — повышение быстродействия устройства, достигается путем уменьшения разрядности входящих в него элементов при сохранении заданного уровня отклонений фазы от квадратичного закона. Для достижения поставленной цели в устройство, содержащее сумматор 1, регистры 2, 3 и 4, синхронизатор 6 и арифMåòèко-логический блок 8 дополнительHо введены четвертый регистр 5, блок 7 формирования квадратичной функции, коммутатор

9 и счетчик 10. При этом возникающие фазовые ошибки снижаются до необходимого уровня с помощью блока формирования квадратичной функции, работающего на низкой тактовой частоте и не оказывающего влияния на быстродействие всего устройства. 3 ил.

1265986

Изобретение относится к импульсной технике и может быть использовано в цифровых синтезаторах сигналов с линейной частотной модуляцией.

Цель изобретения — повышение быстродействия устройства путем уменьшения разрядности входящих в него элементов при сохранении заданного уровня отклонений фазы от квадратичного закона.

На фиг. 1 представлена функциона 1bная схема устройства формирования кода фазы сигнала с линейной частотной модуляцией; на фиг. 2 и 3 — примеры выполнения блока формирования квадратичной функции.

Устройство формирования кода фазы сигнала с линейной частотной модуляцией содержит сумматор 1, регистры 2 — 5, синхронизатор 6, блок 7 формирования квадратичной функции, арифметика-логический блок 8, коммутатор 9, счетчик 10, причем соединены последовательно регистр 4, счетчик 10, сумматор 1 и регистр 2, выходы которого соединены с вторыми входами сумматора 1, выходы которо о соединены с первыми входами арифметико-логического блока 8, вторые входы которого соединены с выходами блока 7 формирования квадратичной функции, кодовые входы которого соединены с выходами регистра 5, а выход переполнения — с сигнальным входом коммутатора 9, первый и второй выходы которого соединены соответственно с входами сложения и вычитания счетчика 10, а управл я югций вход — с знаковым выходом реги стра 5 и управляющим входом арифметикологического блока 8, выходы которого соединены с входами регистра 3, выходы последнего с выходными шинами, тактовый вход — с тактовым входом регистра 2 и первым выходом синхронизатора 6, а установочный вход с установочными входами регистра 2, счетчика 10, блока 7 формирования квадратичной функции и вторым выходом синхронизатора 6, третий выход которого соединен с тактовым входом блока

7 формирования квадратичной функции. который может быть выполнен (фиг. 2) из накопителя 11, триггера 12, блока 13 инверторов, умножителей 14 и 15, соединенных последовательно, причем к регистру 5 подключены входы накопителя 11 и умножителя 15, выходы которого подключены к входам арифметико-логического блока 8, к сигнальному входу коммутатора 9 подключен выход триггера 12, управляющий одновременно переключением блока 13 инверторов, а второй и третий выходы синхронизатора 6 подключены к управляющим входам накопителя 11, на входе которого формируется пилообразный код, который преобразуется в треугольный на выходе блока 13 инверторов благодаря переключениям триггера 12, а затем в квадратичный на выходе умно>кителя 15.

1О

С5

Если параметры сигнала известны, то блок 7 формирования квадратичной функции можно выполнить из соединенных последовательно реверсивного счетчика 16 и блока 17 памяти, в который записан код

Кхт (фиг. 3) на временном интервале (О;

0,5 Т).

Синхронизатор 6 вырабатывает импульсы с тактовой частотой f-. для работы регистров

2 и 3 и посредством деления импульсы с тактовой частотой для работы блока 7 формирования квадратичной функции, а также синхронный строб-импульс для начальной установки этих блоков и счетчика 10.

Устройство формирования кода фазы сигнала с линейной частотной модуляцией (ЛЧМ) работает следующим образом.

До поступления команды на формирование ЛЧМ сигнала в счетчик 10 из регистра 4 записан код Кы начальной частоты f«. В результате цифрового интегрирования кода К1осуществляемого с тактовой частотой bn соединенных между собой в кольцо сумматоре 1 и регистре 2, формируется код фазы К сигнала с частотой fbi, При появлении на втором выходе синхронизатора 6 строба, равного длительности

ЛЧМ сигнала Т, входы сложения и вычитания счетчика открываются, а блок 7 формирования квадратичной функции начинает вырабатывать код ÊË . Одновременно с формированием этого кода в блоке 7 вырабатываются импульсы, при поступлении которых на входы сложения и вычитания счетчика

10 его содержимое каждый раз увеличивается или уменьшается на единицу (соответственно при положительной и отрицате7bHQH скорости частотной модуляции).

Увеличение или уменьшение содержимого счетчика зависит от потенциала на знаковом выходе регистра 5. Когда он равен единице, импульсы переполнения с выхода блока 7 формирования квадратичной функции проходят через коммутатор 9 на вход сложения счетчика 10, и в арифметико-логическом блоке 8 осуществляется суммирование кодов К и К Когда этот потенциал равен нулю, импульсы переполнения поступают на вход вычитания счетчика 10, а в арифметико-логическом блоке 8 код К ; вычитается из кода К В момент окончания строба входы сложения и вычитания счетчика 10 блокируются по установочному входу, а регистры 2 и 3 оонуляются. Зо поступления следующего строба в устройстве вновь формируется код фазы, соответствующий начальной частоте ЛЧМ сигнала. Устройство должно обеспечить на своем выходе код, максимально соответствующий линейному закону частотной модуляции f(t) =

= (н+ф t, где W и ТЪК соответственно девиация и длительность формируемого сигнала. В реальнои цифровом синтезаторе формируется не непрерывный код частоты К, а ступенчатый, где переключение

1265986

Форму.га изобретена»

СтроЮ

0n

0д

Составитель F. Борзов

Техред И. Верес Корректор М..Максимии инеп

Тираж 816 Г1одписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4

Редактор М. Бланар

Заказ 5681 57 происходит через каждые TI секунд, а частота за это время изменяется íà WI герц.

При малых значениях WI u TI отличие между непрерывным и ступенчатым законами изменения частоты невелико и отклонения фазы Л р от квадратичного закона оказываются небольшими.

Закон изменения частоты ЛЧМ сигнала

1(1) = f +ф" t может быть представлен в виде суммы ступенчато возрастающей (или

/ убывающей) функции f (t) и периодической 10 функции Af(t) с нулевым средним. При этом квадратичная функция изменения фазы ЛЧМ сигнала гр(1) = 2n(f(t) dt также представляется в виде суммы двух функций гр(1) =

= 2n5f(t) dt H Acp(t) = 2n5hf(t) dt p которых периодическая. Такое представление квадратического закона изменения фазы

rp(t) позволяет осугцествлять формирование соответствующего функции If(t) кода Кгв двух каналах. Код К>, соответствующий функции гр (t), формируется в счетчике 10, сумматоре 1 и регистре 2, а код Кд соответствующий функции Лгр(t), в блоке 7 формирования квадратичной функции.

В силу небольшой разрядности блоков, используемых в первом канале, их тактиро- 25 ванне осуществляется с частотой, максимально близкой к предельной рабочей частоте применяемых микросхем. Ошибки в формировании квадратичного кода фазы, возникающие с уменьшением числа разрядов счетчика, сумматора и первого регистра, снижаются до необходимого уровня при суммировании в арифметико-логическом блоке 8 кода

К и кода К «, вырабатываемого в блоке 7 формирования квадратичной функции, работаюгцего на низкой тактовой частоте.

Таким образом, введение новых связей и узлов позволяет получить существенное увеличение быстродействия при сохранении требуемой точности.

Устройство формирования кода фазы сигнала с линейной частотной модуляцией, содержащее соединенные в кольгвэ сумматор и первый регистр, второй и третий регистры, арифметико-логической блок и синхронизатор, первый выход которого соединен с тактовым входом первого регистра. отличающееся тем, что, с целью повышения быстродействия при заданном уровне отклонения фазы путем уменьшения разрядности входящих в него блоков, в него дополнительно введены коммутатор, блок формирования квадратичной функции, четвертый регистр и счетчик, входы которого соединены с выходами второго регистра, выходы с вторыми входами сумматора, входы «сложения» и «вычитания» соответственно — с первым и вторым выходами коммутатора, сигнальный вход которого соединен с выходом переполнения блока формирования квадратичной функции, а управляющий вход с знаковым выходом третьего регистра и управляюгцим входом арифметико-логического блока, выходы которого соединены с входами четвертого регистра, первые входы с выходами сумматора, а вторые вхо Ihl — с выходами блока формирования квадратичной функции, кодовые входы которого соединены с выходами третьего регистра, вход с вторым выходом синхронизатора, а установочный вход — с третьим выходом синхронизатора и установочными входами счетчика, первого и четвертого регистров, причем тактовый вход четвертого регистра соединен с первым выходом синхронизатора, а в Ixoды — с выходными шинами устройства.