Цифровой фазометр

Цифровой фазометр

Иллюстрации

Показать все

Реферат

 

Изобретение может быть использовано в информационно-измерительных системах. Цель изобретения - расширение диапазона частот входных сигналов при.сохранении точности измерения фазы. Цифровой фазометр содержит формирующие блоки 1 и 2, фильтр 3, преобразователь 4 напряжение - код, блок 5 управления, коммутатор 6, запоминающий регистр 7 и преобразователь 8 код - напряжение. Введение формирователя 9 интервала интегрирования и образование новых связей между элементами устройства позволяет достичь поставленную цель 3 ил.

1267287

Изобретение относится к измерительной технике и может быть использовано в информационно †измерительных системах.

Цель изобретения - расширение

5 диапазона частот входных сигналов при сохранении точности измерения фазы.

На фиг. 1 представлена функцио10 нальная схема цифрового фазометра, на фиг. 2 — функциональная схема формирователя интервала интегрирования, на фиг. 3 — функциональная схема блока управления.

Цифровой фазометр, содержит формирующие блоки 1 и 2, фильтр 3, преобразователь 4 напряжение — код (ПНК) блок 5 управления, коммутатор 6, запоминающий регистр 7, преобразователь

8 код — напряжение (ПКН) и формирова20 тель 9 интервала интегрирования. Выходы формирующих блоков 1 и 2 соединены соответственно с первым и. вторым входами блока 5 управления, пер25 вый и второй выходы которого соединены с первым и вторым управляющими входами коммутатора 6, третий выход— с управляющим входом фильтра 3, а четвертый выход — с управляющим входом ПНК 4. Выход коммутатора б соединен с первым аналоговым входом фильтра 3, первый выход которого соединен с аналоговым входом ПНК 4, группа выходов которого соединена с группой входов запоминающего регистра 7, а группа выходов последнего соединена с группой входов ПКН

8, выход которого соединен с первым опорным входом ПНК 4. Первый вход

4О формирователя 9 интервала интегрирования (ФИИ) соединен с выходом формирующего блока 1, второй, третий и четвертый входы соединены соответственно с пятым, шестым и седь45 мым выходами блока 5 управления, причем первый и второй выходы ФИИ 9 соединены соответственно с третьим и четвертым входами блока 5 управления, а третий вьгход соединен со вторым управляющим входом ПНК 4, третьим

50 управляющим входом коммутатора 6 и пятым входом блока 5 управления, meстой вход которого соединен с вторым выходом фильтра 3. Первый и второй аналоговые входы коммутатора 6 соединен с клеммой источника питающего напряжения, вторым аналоговым входом фильтра 3 вторым опорным вхо1 дом ПК1 . 8 и опорным входом ПНК

4.

ФИИ 9 может содержать, например, триггер 10, элемент И 11, первый элемент ИЛИ 12, реверсивный счетчик

13, дешифратор 14 и второй элемент

ИЛИ 15. При этом íà J-вход триггера

10 и первый вход элемента И 11 поступает сигнал с выхода формирующего блока 1, на R -Bõoä триггера 10 сигнал с пятого выхода блока 5 управления. С выхода триггера 10 сигнал поступает на тре":.ий управляющий вход коммутатора 6 и на второй вход элемента И 11, выход которого соединен с первым входом элемента ИЛИ 12, второй вход которого соединен с шестым выходом блока 5 управления, а выход— с C-входом реверсивного счетчика 13, управляющий вход которого соединен с седьмым выходом блока 5 управления.

Выходы реверсивного счетчика 13 соединены с входами дешифратора 14, выходы которого соединены с входами элемента ИЛИ 15 н с четвертым входом блока 5 управления. Выход элемента ИЛИ 15 соединен с третьим входом блока 5 управления.

Блок 5 управления (фиг.3) может состоять из первого элемента И 16, входы которого соединены с выходами формирующих блоков 1 и 2, второго элемента И 17, первый вход которого соединен с выходом формирующего блока 1, первого триггера 18, первого инвертора 19, второго триггера 20, третьего элемента И 21, двоичного

4 счетчика 22, дешифратора 23, второго инвертора 24 элемента ИЛИ 25, четвертого 26 и пятого 27 элементов И, третьего 28 и четвертого 29 триггеров, шестого 30 и седьмого 31 элементов И и генератора 32 тактовых импульсов. Выход элемента И 16 соединен с вторым входом элемента И 17, выход которого соединен с C-Bõîäoì четвертого триггера 29 и первым входом элемента И 30, 9-вход первого триггера 18 соеди:яен с вторым выходом фильтра 3, С-вход с первым выходом ФИИ 9, R -вход с выходом элемента И 26, первый вход которого соединен с первым выходом дешифратора 23, первым входом элемента И

31 и R -входом триггера 20, а второй вход — c BTopblM выходом ФИИ 9, Вхо дом инвертора 24 и первым входом элемента И 27, второй вход которого

3 126728 соединен с четвертым входом ФИИ 9, выходом триггера 29 и вторым входом элемента И 30, выход которого соединен с первым управляющим входом коммутатора 6 и первым входом элемента 5

ИЛИ 25, второй вход которого соединен с третьим управляющим входом коммутатора б,а выход — с вторым управляющим входом коммутатора 6 .Первый выход триггера 18 соединен с вторым входом

ФИИ 9 и входом первого инвертора 19, выход которого соединен с S-âõoäoì триггера 20, выход которого соеди- нен с первым входом элемента И 21, второй вход которого соединен с выхо- 15 дом генератора 32 импульсов, а выход — с входом двоичного счетчика

22, группа выходов которого соединена с группой входов дешифратора 23, второй выход которого соединен с пер- 20 вым управляющим входом ПНК 4, а третий выход — с управляющим входом фильтра 3, причем второй выход триггера 18 соединен с R --входами триггеров 28 и 29. Кроме того, выход инвертора 24 соединен с вторым входом элемента И 31, выход которого соединен с S --входом триггера 28, а выход последнего соединен с D -входом триггера 29. 30

Фильтр 3 выполнен в виде интегратора на операционном усилителе.

Коммутатор 6 является типовым радиотехническим элементом, например, типа 590КН-2, бК0.347.000 ТУЗ, Цифровой фазометр работает следующим образом.

Процесс преобразования происходит в два цикла.

В первом цикле по фронту импульса входного сигнала О, через коммутатор ,р на вход фильтра 3 подается напряжение источника питающего напряжения. Интервал времени, в течение которого напряжение источника подается на фильтр 3, формируется в ФИИ

9 и определяется условиями: величина напряжения на выходе интегратора должна находиться в пределах от « o U„„ (ãäå U„„; напряI жение источника питающего напряжениями, — интервал интегрирования должен быть равен 2 периодам напряжения, 55 (где &- =0,1,2,...).

Эти условия реализуются в ФИИ 9.

По окончании интегрирования на вход ПНК 4 с блока 5 управления по7

4 дается сигнал разрешения преобразования,при этом сигнал с выхода фильтра 3 преобразуется в код, который записывается в запоминающий регистр

7. В качестве опорного напряжения на ПНК 4 подается напряжение источника питающего напряжения. После окончания преобразования происходит возвращение фильтра 3 в исходное состояние по управляющему сигналу, поступающему с блока 5 управления.

Таким образом, величина напряжения на выходе фильтра 3 в первом цикле преобразования находится в пределах от )« до О при любой ча2

ПИТ

Ф стоте входных сигналов в заданном ди- апазоне и пропорционально величине

1 2 (где 1 — период входных сигналов).

Во втором цикле измерения импульсная последовательность, формируемая в блоке 5 управления, с длительностью импульсов, равной сдвигу фаз межфу входными сигналами О, и 0, подается на управляющий вход. коммутатора 6, при этом каждым импульсом по входу фильтра 3 подключается напряжение источника питающего напряжения на время, равное разности фаз между сигналами 0 и О . При этом число .импульсов, подаваемое на коммутатор 6, равно числу периодов, в течение которого производилось интегрирование в предыдущем цикле. Управляющий сигнал, реализующий это условие, также формируется в ФИИ 9. Следовательно, напряжение на выходе интегратора во втором цикле преобразования пропорционально величине т, 2 (где ч„длительность импульсов, равная сдвигу фаз между сигналами О„и О ). После окончания интегрирования блок 5 управления выдает сигнал разрешения преобразования. При этом в качестве опорного напряжения в ПНК 4 используется напряжение с выхода ПНК

8. В результате преобразования во втором цикле получают код пропор L . 233\ ц иональный отношению т-2 т т.е. код, соответствующий сдвигу фаэ входными сигналами U, è 0

В цифровом фазометр при изменении частоты исследуемых сигналов напряжение на выходе фильтра 3 в первом и втором циклах преобразования изменяется незначительно, что позволяет производить измерение фазы .в

1267287,15;6 широком диапазоне частот входных сигналов при сохранении точности измерения.

Формула и з обретения

Цифровой фазометр, содержащий первый и второй формирующие блоки, входы которых соединены с входными клеммами цифрового фазометра, фильтр, преобразователь напряжение — код, группа выходов которого соединена с выходными клеммами цифрового фазометра, блок управления, коммутатор, запоминающий регистр, преобразователь код — напряжение, при этом выходы формирующих блоков соединены с первым и вторым входами блока управления, первый и второй выходы которого соединены с первым и вторым управляю20 щими входами коммутатора, третий выход — с управляющим входом фильтра, а четвертый выход — с управляющим входом преобразователя напряжение—

25 код, причем первый выход фильтра соединен с аналоговым входом преобразователя напряжение — код, группа выходов которого соединена с группой входов запоминающего регистра, группа выходов которого соединена с группой входов преобразователя код— напряжение, а выход последнего соединен с первым опорным входом преобразователя напряжение — код, о т л и-. ч а ю шийся тем, что, с целью расширения диапазона частот входных сигналов при сохранении точности измерения фазы, в него введен формирователь интервала интегрирования, пер" вый вход которого соединен с выходом первого формирующего блока, второй, третий и четвертый входы соединены соответственно с пятым, шестым и седьмым выходами блока управления, причем выход коммутатора соединен с первым аналоговым входом фильтра, первый и второй выходы формирователя интервала. интегрирования соединены соответственно с третьим и четвертым входами блока управления, а третий выход соединен с вторым управляющим входом преобразователя напряжение — код, третьим управляющим входом коммутатора и пятым входом блока управления, шестой вход которого соединен с вторым выходом фильтра, первый и второй аналоговые входы коммутатора соединены с клеммой источника питающего напряжения, вторым аналоговым входом фильтра и вторым опорным входом преобразователя код — напряжение.

1267287

A an

Составитель М. Катанова

Редактор Л. Пчелинская Техред Л.Сердюкова

Корректор М. Самборская

Подписное

Заказ 5767/41 Тираж 728

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4