Устройство для подавления гармонической помехи в информативном сигнале

Устройство для подавления гармонической помехи в информативном сигнале

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (д) 4 С 01 R 29/02, 27/02

Q(If/(» мк,, А 1 Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3882071/24-21 (22) 08.04.85 (46) 30.10.86-. Бюл. Ф 40 (71) Пензенский филиал Всесоюзного научно-исследовательского технологического института приборостроения (72) Н.Н.Алешин, В.М.Селиверстов, С.Л.Сорокин, В.П.Умнов и Г.П,@лыков (53) 624.317.322(088.8) (56) Соколов В.Н. и др. Анализ методов помехозащищенности аналого-цифровых интегрирующих преобразователей в системах передачи информации.

Приборы и системы управления, 1977, В 2, с. 26-28.

Шляндин В.М. Цифровые измерительные устройства. — М.: Высшая школа, 198 1, с. 70, рис. 1.28.

„„Я0„„1267296 А 1 (54) УСТРОЙСТВО ДЛЯ ПОДАВЛКНИЯ ГАРМОНИЧЕСКОЙ ПОГЖХИ В ИНФОРМАТИВНОМ

СИГНАЛЕ (57) Изобретение относится к технике измерений и может быть использовано в контрольно-измерительном оборудовании. Цель изобретения -. повышение точности и быстродействия подав ления гармонической помехи в информативном сигнале с изменяющейся амплитудой. Устройство содержит интеграторы 2, 3 и 4, блок 5 управления, блок 6 выделения полупериода помехи, элемент 7 совпадения, генератор 8 стабильной частоты и счетчик 9. Введение запоминающих блоков 10 и 11, @ аналогового сумматора 12, одновибраторов 13-16, блока 17 формирования низковольтного гармонического напря-, С„ жения с частотой сети позволяет получить данные о значении, информативной составляющей входного сигнала после каждого полутакта интегрирования. При .этом погрешность подгонки составляет +1/2 R (где ЬК вЂ” из- ф3 менение сопротивления резистора). М

2 ил. Ю

C©

1267296

Изобретение относится к технике измерений и может быть использовано в контрольно-измерительном оборудовании для подавления гармонической помехи с частотой сети при регули- 5 ровке или подгонке сопротивления реэисторов в производствейных условиях, Цель изобретения — повышение точности и быстродействия подавления гармонической помехи в информативном сигнале с изменяющейся амплитудой.

На фиг. 1 приведена блок-схема устройства, на Миг. 2 — временные диаграммы, поясняющие его работу.

Устройство содержит последователь- 15 но соединенные входную клемму 1, первый 2, второй 3 и третий 4 интеграторы, блок 5 управления, .первый: вход которого соединен с выходом блока 6 выделения полупериода помехи, а второй выход — с первым входом элемента 7 совпадения, второй вход которого соединен с выходом генератора 8 стабильной частоты, счетчик 9, первый 10 и второй 11 запоминающие блоки, аналоговый сумматор 12, последовательно соединенные первый 13, второй 14, третий 15 и четвертый 16 одновибраторы, блок 17 формирования низковольтного гармонического напря- 30 жения с частотой сети.

На фиг. 2 приняты обозначения:

18 — форма сигнала сетевой помехи

U„ 19 — форма информативной составляющей U„ входного сигнала на входной клемме 1, 20 — форма импульсов на выходе счетчика 9, 21-24 — формы импульсов на выходах одновибраторов 13-16.

Устройство работает следующим об- дб разом.

Входной сигнал, поступакнций на входную клемму 1, представляет собой сумму гармонической помехи U„ и информативной составляющей U„, амплитуда которой изменяется в процессе подавления помехи. Время тактов интегрирования — величина постоянная, ".." Р. т.е. с, . = "t>,. < . Начало такi-Х .

l4 тов интегрирования смещено относительно моментов времени, когда U

= 0 из-за наличия фазового сдвига между напряжением сети и помехи. Однако, так как их частоты равны,, вели- 55 чина сдвига ьс постоянна в каждом такте, Формирование. тактов интегрирования осуществляется так же, как и в известном устройстве. По окончании такта t . напряжение на выходе интегратора 4 описывается выражением:

+ <Пх -г где К вЂ” коэффициент передачи входного сигнала на выход интегратора 4, KU . — составляющая выходного напи ° ряжения интегратора 4, пропорциональная площади S, (фиг. 2, 18); составляющая выходного напряжения интегратора 4, пропорциональная площади S, (фиг. 2, 19).

Очевидно, что

» 0»; П»; 4 — П»; тогда

+ К(П» + 2 »;1.

По окончании такта t<, с задержкой, определяемой одновибратором

13, по сигналу с одновибратора 14 в запоминающем блоке 11 запоминается \ инверсное значение напряжения с выхода запоминающего блока 10. После этого по сигналу с одновибратора 15 в запоминающем блоке 10 запоминается напряжение Uz., а затем по сиг< а налу с одновибратора 16 производится разряд интегратора 4. По окончании такта tn„, на выходе интегратора 4 появляется сигнал

= Кцл; 1 + КП»1 = 1 Пи;,+

+ KtUê, + ьил, l, — напряжение, пропорциональное Б, — напряжение» пропорциональное $ .

rpe KU„.

KU

- к -

Так же как и в предыдущем случае в запоминающем блоке 11 запоминается инверсное значение напряжения с выхода запоминающего блока 10,которое в этот момент равно U„,, а затем в запоминающий блок 10 записывается новое значение напряжения, равное Пп; °

Пх + П» + Пх. х;

В случае подавления помехи в информативной системе при подгонке резистора перед моментом окончания подгонки, имеет место следующее соотношение:

3 1267296

= К U + KU„, Us, 1О

+ KzUn-i

= KV — О,5K ». х;

После следующего такта ин те грир ования (t<, ) напряжение на выходе интегратора 4 где К U„— напряжение, пропорциональное S ;

К U, — напряжение, пропорциональное Ы

B это же время напряжение на выходе аналогового сумматора 12

Пьых i Кз11 ; где К1, К, К вЂ” весовые коэффициен- 15 ты аналогового сумматора 12.

Весовые коэффициенты К = 1; К

= К = 0,5. С учетом значений весовых коэффициентов выражение для 20

П ь,„; принимает вид: ц ьы».l (Kv

+ О,5КьП»; ) — (О,5К11 ;

+ 0,5KU„. + Kbvx; ) °

Поскольк S = Ь = Ь, то KU, =

= -KU . = К11 . Проведя простое 1 -1 преобразование, получают выражение для U „» Hà выходе сумматора 12 для момента времени t" в виде:

Очевидно, что значения выходного

35 напряжения сумматора 12 в моменты времени, 4, ° ° °, t.„, ... t„ также определяются этим общим выраженйем.

При использовании предлагаемого устройства для контроля подгонки резисторов значение ступени изменения информативной составляющей определяется единичным воздействием режущего инструмента на подгоняемый ре- 45 зистор, т.е. изменением сопротивления резистора на DR.

Поскольку сигнал на запуск или остановку режущего инструмента подается по результату анализа выходного

50 напряжения данного устройства, один лишний импульс, который разрешается при нахождении выходного напряжения в зоне неопределенности последующего анализируницего прибора, .

55 вызывает перерез резистора в известном устройстве на величину лК, в то время как при использовании предлагаемого устройства погрешность

1 подгонки составляет +-М. Увеличение быстродействия достигается тем, что данные о значении информативной составляющей входного сигнала получаются после каждого полутакта интегрирования, в то время как в известном устройстве — после окончания всего такта преобразования.

Формула изобретения устройство для подавления гармонической помехи в информативном сигнале, содержащее последовательно соединенные три интегратора, вход первого из которых соединен с входной клеммой устройства, управляющие входы первого и второго интеграТоров подключены к первому выходу блока управления, первый вход которого соединен с выходом блока выделения полупериода помехи, а второй выход блока управления через последовательно соединенные элемент совпадения и счетчик подключен к его второму входу, третий выход блока управления соединен с установочным входом счетчика, второй вход элемента совпадения соединен с выходом генератора стабильной частоты, о т л и ч а ю— щ е е с я тем, что, с целью повышения точности и быстродействия подавления гармонической помехи в информативном сигнале с изменяющейся амплитудой, в него введены четыре одновибратора, два запоминающих блока, аналоговый сумматор и блок формирования. низковольтного гармонического напряЖения с частотой сети, при этом выход счетчика через последовательно соединенные первый, второй, третий и четвертый одновибраторы подключены к управляющему входу третьего интегратора, выполненного с дополнительным входом, выход третьего интегратора соединен с первым входом аналогового сумматора непосредственно и через последовательно соединенные первый и второй запоминающие блоки— с вторым входом аналогового сумматора, третий вход которого подключен к выходу первого запоминающего блока, выход аналогового сумматора является выходом устройства, управляющий вход первого запоминающего блока соединен с выходом третьего одновибратора, выход второго одновибратора подключен к управляющему вхо% 1267296 ду второго запоминающего блока, вход блока выделения полупериода помехи соединен с выходом блока фор21

ЯЗ

Дцг. 2

Составитель Л.Муранов

Техред JI.Сердюкова Корректор Т.Колб

Редактор Л.Пчелинская

Заказ 5767/41 Тираж 728 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1130351 Москва, Ж-35, Раушская наб,, д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ун. Проектная, 4

18 а

19

+E-2

Ьа-1

М мирования низковольтного гармонического напряжения с частотой сеTH °