Тактируемый @ -триггер

Тактируемый @ -триггер

Иллюстрации

Показать все

Реферат

 

Изобретение относится к области импульсной техники. Может быть использовано в качестве базового элемента памяти двоичного триггера при построении триггерных систем в цифровых устройствах. Целью изобретения является повышение надежности устройства. В устройство, содержащее бистабильную ячейку на инверторах 1 и 2 на МДП-транзисторах, R-вход 9, S-вход 10, Т-вход 11, шины: 12 питания , 13 общую, МДП-транзисторы, для достижения цели путем сокращения числа используемых активных элемен-тов-транзисторов , введены новые связи . В материалах изобретения рассмотрены различные режимы работы с триггера. Работа схемы представлена в виде таблицы. 1 шт. 1 табл-. (Л

С0103 СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

H 03 Е 3/353 (5D 4 Ъ »

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АBTOPCHOMY СВИДЕТЕЛЬСТВУ

»»

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3880561/24-21 (22) 04.04.85 (46) 30.10.86. Вюл. №- 40 (72) А.Е. Заболотный, В.А. Максимов, Я.Я. Петричкович и В.Н. Филатов (53) 621.374(088.8) (56) Авторское свидетельство СССР

¹ 1138929, кл. Н 03 К 3/286, 1983.

Валиев Е.А. и др. Цифровые интегральные схемы на МДП-транзисторах.

M. Советское радио, 1971, с. 276, рис. 7.20. (54) ТАКТИРУЕМЫЙ RS-ТРИГГЕР (57) Изобретение относится к области импульсной техники. Может быть ис„„SU„„1267590 А1 пользовано в качестве базового элемента памяти двоичного триггера при построении триггерных систем в цифровых устройствах. Целью изобретения является повышение надежности устройства. В устройство, содержащее бистабильную ячейку на инверторах

1 и 2 на МДП-транзисторах, R-вход 9, S-вход 10 Т-вход 11, шины: 12 питания, 13 общую, МДП-транзисторы, для достижения цели путем сокращения числа используемых активных элемен-тов-транзисторов, введены новые связи. В материалах изобретения рассмотрены различные режимы работы триггера. Работа схемы представлена в виде таблицы. 1 ил. 1 табл;

267590

15

1 1

Изобретение относится к импульсной технике и может быть использовано в качестве базового элемента памяти — двоичного триггера — при построении триггерных систем в цифровых устройствах.

Целью изобретения является повышение надежности устройства путем сокращения числа используемых активных элементов — транзисторов.

На чертеже приведена электрическая принципиальная схема тактируемого RS-триггера.

Устройство содержит бистабильную ячейку на первом и втором инверторах 1 и 2 на ЩП-транзисторах, первый, второй и третий ИДП-транзисторы 3, 4 и 5 с каналами р-типа, первый, второй и третий МДП-транзисторы 6, 7 и 8 с каналами и-типа. Затворы первого транзистора 3 с каналами р-типа и первого транзистора 6 с каналами и-типа соединены с являются R-входом 9, затворы третьего транзистора 5 с каналами р-типа и третьего транзистора 8 с каналами и-типа соединены и являются S-входом 10, затворы второго транзистора 4 с каналом р-типа и второго транзистора 7 с каналом и-типа соединены и являются Т-входом 11, истоки первого и третьего транзисторов 3 и 5 с каналом р-типа соединены с шиной 12 питания, исток второго транзистора 7 с каналом и-типа соединен с общей шиной 13, стоки первого и второго транзисторов 3 и 4 — с каналом р-типа, цепи питания первого и второго инверторов 1 и 2 соединены последовательно соответственно между стоком первого транзистора 3 с каналами р-типа и общей шиной 13, исток второго транзистора 4 с каналом р-типа соединен со стоком третьего транзистора 5 с каналами р-типа, стоки первого и третьего транзисторов 6 и 8 с каналами и-типа соединены соответственно с выходом первого и второго инверторов 1 и 2, сток второго транзистора 7 с каналами п-типа и истоки первого и третьего транзисторов 6 и 8 с каналами и-типа соединены вместе.

Тактируемый КБ-триггер работает следующим образом.

50 зисторов 1 и 2, а транзистор 7 закрывается, отключая истоки п-каналь— ных транзисторов 6 и 8 от шины питания 12. Триггер переходит в режим хранения предыдущего состояния, т.е. на прямом выходе Я установится потенциал Q „,, а на инверсном выходе g — Q „, . В этом режиме состояние триггера не зависит от сигналов на установочных входах 9 (S) и 10 (R) эа исключением одновременной подачи на них логической "1" (эта комбинация является запрещенной для триггера, так как через открьггые транзисторы 6 и 8 соединяются прямой Q H инверсный Q вьгходы, т.о. обязательно условие R S Ф 1).

При подаче на тактирующий вход 11 логической "1" транзистор 4 закрываются, а транзистор 7 открь:вается, соединяя истоки транзисторов 6 и 8 шиной питания 12, а при подаче на

S-вход 10 логической "1", а на вход 9 логического "0" открываются транзисторы 3 и 8, транзисторы 5 и

6 закрываются. Исток р-канального транзистора инвертора 2 окажется ! отключенным от шины 12, а на вход инвертора 1,, у которого исток р-канального транзистора соединен через транзистор 3 с шиной питания 12, подается логический "-0" через открытые транзисторы 8 и 7. На выходе Q установится потенциал логическая "1, а на выходе Q — логический "0".

Аналогично в режиме Т=1 при подаче на вход 9 (К) логической " 1", а на вход 10 (S) логического "0" открыты транзисторы 5, 6 и 7, а транзисторы 3, 4 и 8 эакрьгты. На выходах Я и Ц установятся соответственно логический "0" и логическая ."1 .

При Т=1 и R=S=O эакрьггы транзисторы 4, 6 и 8, а транзисторы 3, 5 и 7 открыты и триггер переходит в режим хранения предыдущего состояния. При Т=! одновременная подача на установочные входы сигнала логическая "1" запрещена, т.е. в этом режиме также R. S P 1.

Таким образом, работу схемы можно представить в виде следующей таблицы.

При поступлении на тактирующий вход 11 триггера сигнала логического "0" транзистор 4 открывается, соединяя истоки р-канальных транФормула изобретения

Тактируемый RS-триггер, содержащий бистабильную ячейку на первом

1267590! I I

Состояние транзисторов

Выходы

Входы т R

11 9 10

6

Q х*** х

* Открытый транзистор; ** закрытый транзистор; *** запрещенное состояние

Составитель А. Кабанов

Редактор А. Гулько Техред И.Попович Корректор M. Максимишинец

Заказ 5831/56 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 и втором инверторах на МДП-транзисторах, первый, второй и третий МДПтранзисторы с каналами р-типа, первый, второй и третий МДП-транзисторы с каналом п-типа, затворы первого транзистора с каналом р-типа и первого транзистора с каналом п-типа соединены и являются R-входами, затворы третьего транзистора с каналом р-типа и третьего транзистора с каналом и-типа соединены и являются S-входом, затворы второго транзистора с каналом р-типа и второго транзистора и-типа соединены и являются Т-входами, истоки первого и третьего транзисторов с !5 каналом р-типа соединены с шиной питания, исток второго транзистора с каналом и-типа соединен с общей шиной, стоки первого и второго транзис0 0 0

0 0 1

0 1 0

0 1 1

1 0 0

1 О 1 торов — с каналом р-типа, о т л и ч а ю шийся тем, что, с целью повышения надежности, цепи питания первого и второго инверторов бистабильной ячейки подключены соответственно к стоку первого транзистора с каналом р-типа и общей шиной и стоку третьего транзистора с каналом р-типа и общей шиной, исток второго транзистора с каналом р-типа соединен со стоком третьего транзистора с каналом р-типа, стоки первого и третьего транзисторов с каналом и-типа соединены с выходом соответственно первого и второго инверторов бистабильной ячейки, сток второго транзистора с каналом п-типа и истоки первого и третьего транзисторов с каналом и-типа соединены вместе.