Счетчик

Счетчик

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой технике. Может быть использовано при построении быстрых пересчетных схем многофункционального назначения, обладающих простой регулярной структурой . Целью изобретения является расширение функциональных возможностей устройства. В устройство, содержащее N разрядов (З), каждый из которых состоит из одного Т-триггера 1 и D, -триггера 2, а также шину 7 тактовых импульсов, для достижения цели введены элемент ИЛИ 5, ячейка дешифратора 4, блок 3 управления, шина 8 сброса. В материалах изобретения приводится таблица состояния триггеров в режимах счета и преобразования . I ил. 1 табл. с в

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1267612 д 11 4 H 03 К 23/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

K А BTOPCKOMY СВИДЕТЕЛЬСТВУ (21) 3890019/24-21 (22) 01.04.85 (46) 30,10.86. Бюл, Р 40 (72) Е. С. Папушин (53) 621.374(088.8) (56 ) Будинский Я . Логические цепи в цифровой технике. М.: Связь, 1977, .с. 291.

Авторское свидетельство СССР

Р 890943, кл. H 03 К 23/00, 1978. (54) СЧЕТЧИК (57) Изобретение относится к цифровой технике. Может быть использовано при построе. ии быстрых пересчетных схем многофункционального назначения, обладающих простой регулярной структурой. Целью изобретения является расширение функциональных возможностей устройства. В устройство, содержащее N разрядов (3), каждый иэ которых состоит иэ одного Т-триггера

1 и Р†тригге 2, а также шину 7 тактовых импульсов, для достижения цели введены элемент ИЛИ 5, ячейка дешифратора 4, блок 3 управления, шина 8 сброса. В материалах изобретения приводится таблица состояния триггеров в режимах счета и преобразования ° 1 ил. 1 табл.

3 12676

Изобретение относится к цифровой технике и может быть использовано при построении быстрых пересчетных; схем многофункционального назначения, обладающих простой регулярной структурой.

Цель изобретения — расширение функциональных возможностей устройства.

На чертеже изображена структурная 10 схема 3-х разрядного счетчика.

Каждый счетчик содержит Т-триггер 1 и D -триггер 2. Выход Т-триггера 1 соединен с D-входом В -триггера 2 данного разряда. Устройство 15 имеет блок 3 управления, ячейку дешифратора 4 и элемент ИЛИ 5. Вход блока 3 управления соединен с шиной 6 управления, а выход — с V-входом

Т-триггера первого разряда, тактовые 20 входы всех D -триггеров и Т-триггера первого разряда соединены с шиной 7 тактовых импульсов (ТИ). Входы ячейки дешифратора соединены с выходами D<-триггеров, а выход сое- 25 динен с первым входом элемента ИЛИ 5, второй вход которого соединен с шиной 8 сброса, а выход — с входами установки триггеров в исходное сос тояние. 50

Работа устройства поясняется на примере четырехразрядного счетчика.

Приведена таблица состояния триггеров в режимах счета и преобразования. Перед началом работы все триг.геры сбрасываются в нуль. Каждый из

T-триггеров срабатывает по переднему фронту при переходе входного сигнала с низким (нулевым) уровнем в высокий (единица) уровень и делит число поступающих на его счетный вход импульсов на 2.

D --триггеры осуществляют сдвиг на такт, на прямом выходе при приходе единицы тактового импульса (ТИ) устанавливаются в состояние D-входа к приходу следующего ТИ и .выдают на выходе параллельный код без накопления разрядных задержек.

Блок 3 управления, который может быть выполнен в виде одновибратора или регистра, при приходе на шину 6 сигнала управления выдает на V-:âõîä

Т-триггера первого разряда сигнал запрета, который держится столько

12 3 времени, сколько требуется для пропуска по шине 7 числа импульсов, равного числу разрядов счетчика.

Как видно из таблицы, в режиме счета классический двоичный код 1, 2, 4, 8... оказывается искаженным и для его восстановления требуется !! и притормозить Т-триггер первого разряда, а по шине тактовых импульсов пропустить дополнительное число импульсов, равное числу разрядов счетчика. Тогда в режиме преобразования, если, например, число сосчитанных импульсов было 4, 7, 15, 16 (колонка строки) и после каждого из них на вход V Т-триггера первого разряда подать сигнал запрета, а по шине тактовых импульсов дополнительно пропустить число импульсов, равное числу разрядов (колонка !Дополнительные

ТИ"), то на выходе триггеров получим классический код 1, 2, 4, 8 пригодный для арифметической обработки (колонка "Режим преобразования", строки 4-4, 7-4, 15-4, 16-4).

Ф о р м у л а изобретения

Счетчик, содержащий И последовательно соединенных разрядов, каждый из которых состоит из одного Т- и одного D -триггеров, прямой выход

Т-триггера соединен с D-входом D —триггера собственнсго разряда, а тактовые входы D -триггеров и Т-тригге1 ра первого разряда соединены с шиной тактовых импульсов, о т л ич а ю шийся тем, что, с целью расширения функциональных возможностей, введены элемент ИЛИ, ячейка дешифратора и блок управления, вход которого соединен с входом управления, а выход соединен с V-входом

Т-триггера первого разряда, первый вход элемента ИЛИ соединен с выходом ячейки дешифратора, а второй вход — с шиной сброса, выход элемен та ИЛИ соединен с установочными вхо- дами всех триггеров, входы ячейки дешифратора соединены с прямыми выходами D -триггеров, инверсный выход каждого D -триггера соединен с тактовым входом Т-триггера последующего разряда.

1267612

Режим счета

Т2Д2 ТЗДЗ Т4Д4

Режим преобразования

Т4Д4

ТЗДЗ

Т2Д2

ТИ Т1Д I

ТIД!

Дополстронительные ТИ ки

00 00

01 11 00 00

00 О! 00 00

00 00 10 00

00 00 11 00

00 00 ll 00

00 4

10 00 00 00 4

01, 00 00 00

00, 00

10 IO

01 11 00 00

lO 01 00 00

0l 00 10 00 7

lO 10

01 11

1l 00

ll 00

12

l4

16

01 11 11 11

00 01 11 11

00 00 01 11

00 00 00 01

00 00 00 00

Составитель Л. Симонова

Редактор Е. Копча Техред.И.Попович Корректор . Е . Сирохман

Заказ 5833/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5,Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

I O 01 I I 00

01 00 Ol 00

10 10 00 10 15

01 11 00 11

10 01 00 11

01 00 10 11

10 10 11 11

Ol 11 11 11.

00 00 00 00 16

10 10 11 00

11 11 11 00

11 11 11 00

11 ll ll 00

11 11 II 00

10 10 11 !1

1! 11 ll 11

11 11 11 11

11 11 11 11

ll Il !! 1l