Многоканальный цифроаналоговый преобразователь

Многоканальный цифроаналоговый преобразователь

Иллюстрации

Показать все

Реферат

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в многоканальных измерительных цифроаналоговьгх системах. Изобретение позволяет расширить функциональные возможности устройства, содержащего источник опорных напряжений, первый, второй . и третий ключи, первьш и второй элементы И, блок управления, триггер, регистр памяти, интегратор, преобрдзователь кода во временной интервал, за счет введения в него дифференцирующего блока, двух аналоговых коммутаторов, счетчика адресов, блока интегрирующих усилителей, токоограничивающего элемента. I з.п. ф-лы, а € 3 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 03 M 1/66

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ k_#_ (21) 3799979/24-24 (22) 11.10.84 (46) 07.11.86. Бюл. У 41 (71) Новосибирский государственный университет им. Ленинского комсомола (7 ) В.М. Боровиков (53) 681.325(088.8) (56) Авторское свидетельство СССР

1(- 995311, кл. Н 03 К 13/02, 1981.

Патент США 1(3646545, кл. 340347 ST, 1972. (54 ) МНОГОКАНАЛЬНЫЙ ЦИФРОАНАЛОГОВЫЙ

ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к автоматике и -вычислительной технике и может быть использовано в многоканальных измерительных цифроаналоговых системах. Изобретение позволяет расширить функциональные возможности устройства, содержащего источник опорных напряжений, первый, второй . и третий ключи, первый и второй элементы И, блок управления, триггер, регистр памяти, интегратор, преобразователь кода во временной интервал, за счет введения в него дифференцирующего блока, двух аналоговых коммутаторов, счетчика адресов, блока интегрирующих усилителей, токоограничивающего элемента. 1 з.п. ф-лы, 3 ил.

1269269 ники, 40

55

Изобретение относится к автаматике и вычислительной технике и мажет быть использовано в многоканальных измерительных цифроаналоговых системах автоматики и вычислительной техЦель изобретения — расширение функциональных возможностей за счет многоканальной обработки информации.

На фиг. 1 представлена функциональная схема многоканального цифроаналогового преобразователя; на фиг. 2 — блок-схема блока управления; на фиг, 3 — диаграммы„ поясняющие работу преобразователя.

Преобразователь состоит из регистра 1 памяти, входные шины которого являются входными шинами 2, а выходные шины соединены с преобразователем 3 кода во временной интервал (ПКВИ) и с информационным входом триггера 4. Вход ПКВИ соединен с тактовым генератором 5, а его выходы соединены с первым и вторым входами блока 6 управления, второй выход которого соединен с тактовым входом триггера 4 и тактовым входом ПКВИ 3..

Первый выход блока 6 управления соединен с входами элементов И 7 и 8, вторые входы которых соединены с. прямым и инверсным выходами триггера 4, а выходы — с управляющими входами ключей 9 и 10 соответственно, соединяющих положительный и отрицательный выходы источника 11 опорных напряжений через интегратор, выполненный на токозадающем элементе на резисторе 12, усилителе 13 и элементе обратной связи выполненном на конденсаторе 14, третий ключ 15, дифференцирующий блок 16, содержащий усилитель 17, резистор 18, интегрирующий усилитель 19 с конденсаTQром 20. Усилитель 19 через резисторы 21 и 22 включен в цепь обратной связи усилителя 17. Выход дифференцирующега блока 16 через токоограничивающий элемент, выполненный на резисторе 23 и второй аналоговый коммутатор 24 соединен с входами блока 25 интегрирующих усилителей, выходы которого являются выходными шинами устройства, первый аналоговый коммутатор 26 через ток<эзадающий элемент на резисторе 27 соединен с вторым входом интегратора. Устройство содержит также счетчик 28 адресов.

Блок 6 управления выполнен на трех

35 триггерах 29-31, элементе 32 задержки и ждущем однанибраторе 33.

Устройство работает следующим образом.

В регистр 1 оперативной памяти по каждому адресу заносится инфбрмация, подлежащая преобразованию в постоянное напряжение на соответствующем выходе ЦАП. Управляющие числа поочередно по команде с второго выхода блока 6 управления переписываются в ПКВИ 3, а состояние разряда, несущего информацию о знаке переписывается в триггер 4. Тактовая частота (диаграмма 1, фиг. 2) с выхода тактового генератора 5 поступает на вход ПКВИ, в котором образуется последовательность импульсов с частотой Г< (диаграмма 2) путем деления

« входной частоты 1 на 2 (11-разрядность управляющих чисел).

Эта последовательность поступает на вход блока 6.управления и после деления триггером на два поступает через второй выход блока управления (диаграмма 3) на счетчик 28 адресов, на тактовый вход триггера 4 и на дополнительный вход ПКВИ, где управляет работой дополнительного реверсивного счетчика. llа интервале времени

Т (интервал коррекции) в этот счетК чик загружается управляющее число из регистра оперативной памяти, а на интервале времени Тд (интервал измерения) э<от счетчик считает входную частоту Fд в реверсивном режиме.

Когда на его вход поступает количество импульсов, равное управляющему числу, загруженному в него, на его выходе появляется импульс заема, который всегда лежит внутри интервала Т„ и отстоит от его начала на время t равное (в периодах частоты

F ) управляющему числу, записанному в ПКВИ на предыдущем интервале коррекции (диаграмма 4). Этот импульс поступает на второй вход блока 6 управления, где из входных импульсов формируется логический сигнал длительностью 1 „ (диаграмма 5), поступающий на первый выход блока управления.

Далее этот сигнал проходит через элемент И 7 или 8 в зависимости от состояния триггера 4, которое определяет знак выходного напряжения. Положительному выходному напряжению соответствует состояние 0 на выходе Q u!

269269 ния;

tï

18 оа R

1z л4 (2) Ти

R2Т С14 оп

+ 8Ыл) л

R2T и — — л — +

R<2 Т< 55 (l) выходе усилисостояние 1 ыа выходе Я,, при этом управляющий сигнал проходит на выход элемента 8 и далее на управляющий вход ключа 10, коммутирующего отрицательный источник опорного напряже- 5 ния и включает его. При отрицательном выходном напряжении включается ключ 9, коммутирующий положительный источник опорного напряжения.

Таким образом, ключи 9 и 10 комму-1О тируют опорное напряжение требуемого знака с выхода источника ll через масштабный резистор 12 на вход измерительного интегрирующего усилителя

13 в течение временного интервала, 15 длительность которого соответствует преобразуемому коду х . Одновременно с этим в течение фиксированного интервала времени Т„, называемого интервалом измерения, на вход усили- 20 теля 13 через резистор 27 подается напряжение обратной связи с выхода соответствующего канала с помощью к >ммутатора 26. На адресные шины этого коммутатора с выхода счетчика 25

28 адресов подается тот же адресный код, что и на адресные шины регистра

1 памяти при перезаписи управляющего числа х из памяти в IIKBH. Время включенного состояния коммутатора

26 определяется управляющим сигналом с четвертого выхода блока 6 управления, который подается на дополнительный управляющий вход коммутатора 26.

Измерительный интегрирующий усилитель 13 к началу интервала измерения имеет нулевые начальные условия, устанавливаемые ключом 15, который на всем интервале измерения разомкнут. В течение интервала измерения 40 усилитель 13 интегрирует два напряжения опорное напряжение, поступающее на вход через ключ 9 или 10 и резис— тор 12,и выходное напряжение одного из каналов, поступающее на вход через коммутатор 26 и резистор 27. В .результате к концу интервала измере- ния на выходе интегратора устанавливается напряжение, пропорциональное средним значениям токов, текущих на вход усилителя через масштабные ре-, зисторы 12 и 27, где U — напряжение на

13 теля 13;

T,t „ — длительность интервалов измерения и преобразова22 л 12

С14 — номиналы резисторов 27 и

l2 и конденсатора 14;

U „ — напряжение источника опорного напряжения;

U ы„ — напряжение на выходе соответствующего канала.

Пусть при нулевом напряжении на выходе первого канала в память по первому адресу занесен какой-либо код Х,, соответствующий положительному напряжению на выходе, не равному нулю. Тогда, когда счетчик 28 ад-. ресов становится в состояние, соответствующее первому адресу, этот код переписывается из памяти в ПКВИ, где преобразуется в соответствующий временной интервал tä . Управляющий сигнал с первого выхода блока 6 управления, равный по длительности этому интервалу, через элемент И 8 поступит на управляющий вход ключа 10, через который отрицательное опорное напряжение подается на вход интегрирующего усилителя 13 в течение времени t . Так как напряжение обратной связи с выхода 1 равно нулю, то к концу интервала измерения первого канала напряжение на выходе усилителя

13, согласно выражения (1),равно нулю

За интервалом измерения следует интервал коррекции ошибки. На этом интервале ключи 9 и 10 разомкнуты, коммутатор 26 тоже выключен, а ключ

l5 и коммутатор 24 включаются после некоторой задержки t, необходимой для затухания. переходного процесса в дифференцирующем блоке.

На интервале коррекции, когда ключ 15 разомкнут, напряжение на выходе усилителя 13 неизменно, следовательно, напряжение на. выходе усилителя 17 равно нулю, а напряжение на выходе интегрирующего усилителя 19 постоянно и определяется из выражения

ЬЕ+ЬЯ =0, (3)

RI8 где U — напряжение на выходе усилителя 19; R R — номиналы резисторов 18 и 22.

18 л 22

12692б9

Если принять В,z — В, то тогда

11,, +U =О. (4)

При замыкании к.поча 15 на выходе усилителя 13 устанавливается нулевое напряжение, т.е. напряжение изменяется на величину, равную исходному значению, взятую с обратным знаком 4

Зто приращение вводит усилитель 10

1 7 в ограничение, который находится в этом состоянии до тех пор, и ока интегрирующий усилитель 19 интегри) руя выходное напряжение усилителя 17, не скомпенсирует это изменение рав- 15 ным ему, но противоположным по знаку изменением своего выходного напряжения. Изменение выходного напряжения усилителя 19 с одной стороны из выражения (5) равно

ЬЦ1, =-hU(3 =-1- оо (6)

И l4

С,цругой стороны это приращение, как результат интегрирования выходного напряжения 17 на интервале Т„, 25 равно

t ъ--„, f ъс

Ва С2o о

Но выходное напряжение усилителя

17 через резистор 23 и замкнутый 30 ключ коммутатора 24 поступает на вход интегрирующего усилителя первого канала. Его выходное напряжение тоже изменится на величину„

ыl, „=- — (U isla, (8) гз где С вЂ” емкость конденсатора выходных интеграторов.

Решая совместно выражения (7) и (8), получим

В 21 С 2о t ll

R и Сго (9)

В2 Со

Если постоянные времени R, С, и Rp Со равны между собой, а по стоянную R, С„ взять равной:времени измерения Т„, то выходной усилитель первого канала, интегрируя на интервале коррекции ошибки выходное напряжение усилителя 17, изменяет свое напряжение на величину к о г„о" х где «х, — управляющее число, записанное в первый канал;

x — максимальное значение управ.- м1кс ляющих чисел.

Из после первого измерения ошибки и ее коррекции напряжение на выходе первого канала становится пропорциональным коду х,, записанному в регистр оперативной памяти по первому адресу, с точностью, до которой выполняются перечисленные требования на постоянные времени. На следующем интервале измерения устройство измеряет соответствие выходного напряжения во втором канале кода, записанного по второму адресу., и корректирует его на интервале коррекции и т.д.

Аналогично измеряются и корректируются все и каналов и затем цикл повторяется снова.

Сигнал ошибки, измеренный интегрирующим усилителем, равен нулю, если в уравнении (1) выражение в скобках равно нулю. Тогда

R27 ll В27

U =-U — — — — =-U — - к алых оп R T on 2 — И l2

5. х

Хмакс

Отсюда

R zi С2а

R =В,, R2) Со (14) Б этом случае выходная величина устанавливается в соответствии с входным кодом в каждом канале за первый интервал коррекции с точностью, с которой .выполняется последнее равенство, а также равенства

В12 СЦ =ТИ, Rtg В22 .

При нулевом сигнале ошибки корректирующий сигнал на интервале коррекции равен нулю, так как напряжение на выходе усилитегя 13 не имеет скачка при закорачивании ключа 15. Следовательно, выходное напряжение корректируемого канала остается неизменным.

Для того, чгобы процесс установле— ния -выходной величины заканчивался за один интервал коррекции, необходимо, чтобы приращение выходной величины из выражения (9) соответствовало выходной величине при нулевой ошибке (из выражения 11) n R s< Сто

В, ѫ С, — U

В22 н (12) оп В T

Если R С, =Tel, R21 С2о = R22 (13)

R qq Со R 2!

2б92б9 формула изобретения

1. Многоканальный цифроаналоговый преобразователь, содержащий источник опорных напряжений, первый и второй выходы которого соединены с соответствующими информационными входаМи первого и второго ключей, управляющие входы которых соединены с выходами соответственно первого и второго элементов И,первые входы которых объединены и подключены к первому выходу блока управления, а вторые входы соединены соответственно с прямым и инверсным выходами триггера, информационный вход триггера соединен со знаковыми разрядом регистра памяти, информационные выходы которого подключены к информационным входам преобразователей кода во временной интервал, информационные входы регистра памяти являются входными шинами, второй выход блока управления подключен к синхронизирующему входу преобразователя кода во временной интервал, выход тактового генератора подключен к тактовому входу преобразователя кода во временной интервал, а информационные выходы первого и второго ключей объединены и подключены к первому входу интегратора, третий ключ, отличающийся тем, что, с целью расширения функциональных возможностей за счет многоканальной обработки информации, в него введены дифференцирующий блок, токоограничивающий элемент, два аналоговых коммутатора, счетчик адресов и блок интегрирующих усилителей, выходы которого являются выходными шинами и подключены к соответствующим входам первого аналогового коммутатора, выход которого через токозадающий резистор подключен к второму входу интегратора, выход которого подключен к информационному входу третьего ключа и к входу дифференцирующего блока, выход которого че5 рез токоогранивающий элемент подключен к информационному входу второго аналогового коммутатора, информационные выходы которого соединены с входами блока интегрирующих усилителей, а адресные входы объединены с адресными входами первого аналогового коммутатора и адресными входами регистра памяти и подключены к выходам счетчика адресов, вход которого объединен с тактирующим входом триггера и подключен к второму выходу блока управления, третий и четвертый выходы которого соединены с управляющими входами первого и второго ана?о логовых коммутаторов соответственно, .входы соединены с выходами преобразователя кода во временной интервал, а пятый выход — с управляющим входом третьего ключа, выход которого подключен к третьему входу интегратора.

2. Преобразователь по п. 1, о т л и ч а ю шийся тем, что блок управления выполнен на трех триггерах, элементе задержки и ждущем одно30 вибраторе, выход которого подключен к $-входу первого триггера и является третьим выходом блока, четвертым выходом которого является выход первого триггера, R-вход которого объединен с входом элемента задержки, с входом второго триггера, подключен к выходу третьего триггера и является вторым и пятым выходами блока, первым выходом которого является вы4р ход второго триггера, R-вход которого и С-вход первого триггера являют- ся первыми входами блока, выход элемента задержки соединен с входом ждущего одновибратора.

)2б92б9

)269269

И61х. 5 t

Оюых бЯ

ИЬ/х 5-2 S r 6- eau >

Ь ых. б 3

Ь их >>

Составитель А. Лицкевич

Редактор А. Сабо Техред М.Ходанич Корректор М. Шароши

Заказ. 6046/58 Тираж 8)6 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035,. Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4