Устройство для измерения амплитуды синусоидального напряжения

Устройство для измерения амплитуды синусоидального напряжения

Иллюстрации

Показать все

Реферат

 

Изобретение относится к цифровой измерительной технике и может быть использовано в вольтметрах и информационно-измерительных системах при измерении амплитуды синусоидального напряжения, у которого имеется постоянная составляющая и низкая надежность . Цель изобретения - расширение функциональных возможностей и повыпение надежности. Устройство содержит компаратор I, квантователь 8, счетчики 3,4, генератор 5 импульсов узел 7 сравнения кодов, распределитель 2 кодов. Введение регистра 10, цифроаналогового преобразователя 11, триггеров 13, 18, логических элементов И 9, 12, 16, 20, аналоговой памяти 14, дифференциальной цепочки 17, инвертора 15, коммутатора 19, делителя 6 частоты позволяет автоматизировать измерение амплитуды синусоидальS ного напряжения при изменении его параметров и исключить случаи пере (Л полнения счетчиков. 2 ил. Ю 1 ю ю о ко

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (594 G 01 R 19 04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ к двторСном сниДЕтельСтв

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3877707/24-21 (22) 02.04.85 (46) 23.11.86. Бюл. ¹ 43 (72) Я.П.Дурда, Р.-А.Д.Иванцив и Ю.Д.Левенец (53) 621.374(088.8) (56) Авторское свидетельство СССР № 941904, кл. G 01 R 19/04, 1980.

Авторское свидетельство СССР. № 1045142, кл. G 01 R 19/04, 1982. (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ АМПЛИТУДЫ СИНУСОИДАЛЬНОГО НАПРЯЖЕНИЯ (57) Изобретение относится к цифровой измерительной технике и может быть использовано в вольтметрах и информационно-измерительных системах при измерении амплитуды синусоидального напряжения, у которого имеется

„„SU„„1272262 А 1 постоянная составляющая и низкая надежность. Цель изобретения — расширение функциональных возможностей и повьнпение надежности. Устройство содержит компаратор 1, квантователь 8, счетчики 3,4, генератор 5 импульсов узел 7 сравнения кодов, распределитель 2 кодов. Введение регистра 10, цифроаналогового преобразователя 11, триггеров 13, 18, логических злементов И 9, 12, 16, 20, аналоговой памяти 14, дифференциальной цепочки 17, инвертора 15, коммутатора 19, делителя 6 частоты позволяет автоматизировать измерение амплитуды синусоидального напряжения при изменении его Ж параметров и исключить случаи переполнения счетчиков. 2 ил.

1272262

Изобретение относится к цифровой измерительной технике и может быть использовано в вольтметрах и информационно-измерительных системах при измерении амплитуды синусоидального напряжения, у которого имеется постоянная составляющая и низкая надеж- . ность.

Цель изобретения — повышение надежности в работе путем автоматиза" ции измерения амплитуды синусоидального напряжения при изменении его параметров и исключения случаев переполнения счетчиков.

На фиг.l приведена схема устройства; на фиг.2 — диаграммы работы устройства.

Устройство содержит компаратор 1, распределитель 2 импульсов, второй и первый счетчики 3 и 4, генератор 5 импульсов, делитель 6 частоты, узел

7 сравнения кодов, квантователь 8, первый логический элемент И 9, регистр 10, цифроаналоговый преобразователь 11, второй логический элемент

И 12, первый триггер 13, аналоговую память 14, инвертор 15, третий логический элемент И 16, дифференциальную цепочку 17, второй триггер

18, коммутатор 19, четвертый логический элемент И 20.

Компаратор 1 и квантователь 8 подключены к входной шине, вход делителя 6 частоты соединен с выходом генератора 5 импульсов, а выход — co счетным входом первого счетчика 3, с первым входом третьего логического элемента И 16 и с первым входом второго логического элемента И 12. Вход распределителя 2 импульсов соединен с выходом компаратора 1, первый вы" ход подключен к управляющему входу счетчика 3 и к второму входу второго логического элемента И 12, а второй выход распределителя 2 импульсов соединен с вторым входом первого логического элемента И 9, первый вход которого соединен с выходом генератора

5, а выход — со счетным входом счетчика 4.

Выход второго логического элемента И 12 подключен,к входу первого триггера 13, прямой выход которого подключен к второму входу четвертого логического элемента И 20 и к третьему входу первого логического элемента И 9, а инверсный - к входу дифференциальной цепочки 17, выход кото!

0 рой соединен с входами сброса обоих счетчиков и второго триггера 18, вход которого подключен к выходу переполнения счетчика 3. Прямой выход второго триггера 18 соединен с первым управляющим входом коммутатора

19, а инверсный — с вторым управляющим входом коммутатора !9, первый выход которого подключен к входу сдвига регистра 10, а второй — к вхо. ду записи регистра 10 и управляющему входу квантователя 8.

Входы узла 7 сравнения кодов соединены с выходами обоих счетчиков, а выход подключен к первому входу четвертого логического элемента И 20, выход которого соединен с входом коммутатора 19 и с входом сброса первого триггера 13. Выход компаратора 1 через последовательно соединенные аналоговую память 14 и инвертор 15 подключен к второму входу третьего логического элемента И 16, выход которого соединен с входом сброса регистра 10, последовательный информационный вход которого подключен к высокому потенциалу, а параллельный информационный вход — к информационно" му выходу счетчика 4. Выход регистра

10 соединен с входом цифроаналогового преобразователя 11, выход которого подключен к опорному входу компаратора 1.

Диаграммы работы (фиг.2) соответ35 ствуют следующим сигналам: U — иэмех ряемое напряжение; U,. — напряжение на опорном входе компаратора 1; U напряжение на выходе компаратора 1;

U — напряжение на первом выходе расз

40 пределителя 2 импульсов; U — напряжение на втором выходе распределителя 2 импульсов; U — импульс на выходе узла 7 сравнения кодов в момент сравнения кодов; U — напряжение на

45 выходе аналоговой памяти 14; U, сигнал на выходе инвертора 15; U импульсы, поступающие с делителя 6;

U — сигнал на выходе триггера 13

П, — импульс на выходе дифференци50 альной цепочки 17 (импульс сброса).

Устройство. работает следующим образом.

Измеряемое напряжение U ïîäàåòñÿ на входы компаратора 1 и квантователя 8. В начальной стадии измерения на опорном входе компаратора 1 напряжение U отсутствует,,пбэтому на

его выходе устанавливается напряже1272262 ние U высокого уровня. Напряжение поступает на аналоговую память 14.

При наличии установившегося напряжения на выходе аналоговой памяти 14 третий логический элемент И 16 зап- 5 рещает прохождение импульсов, поступающих на его первый вход с делителя 6 на вход сброса регистра 10.

Высокий уровень Б сохраняется до тех пор, пока входное напряжение остается больше опорного U, а затем г вновь переключается на низкий уровень. . Таким образом, на выходе компаратора 1 в каждом периоде измеряемого !5 напряжения появляется один импульс высокого уровня напряжения такой длительности, в течение которой измеряемое напряжение превышает опорное.

Эти импульсы поступают на вход рас- 2!! пределителя 2 импульсов, который распределяет их следующим образом. каждый нечетный импульс напряжения U поступает на управляющий вход счетчика 3, а каждый четный импульс напряжение U — на второй вход первого

Д логического элемента И 9. Поэтому в нечетных периодах входного напряжения U счетчик 3 подсчитывает импульх сы, поступающие с генератора 5 через 30 делитель 6 частоты, а в четных периодах счетчик 4 подсчитывает импульсы, поступающие с генератора 5.

При наличии нечетного импульса на втором входе второго логического З элемента И 12 и импульса с выхода делителя 6 частоты на его первом входе первый триггер 13 по переднему фронту нечетного импульса устанавливается в соответствующее состояние 4п (на прямом выходе — логическая "l ).

Первый триггер 13 дает разрешение на прохождение импульсов с узла 7 сравнения кодов через четвертый логический элемент И 20 на вход коммутато- 45 ра 19 и на вход сброса первого триггера 13. В это время счетчик 3 подсчитывает импульсы и при переполнении выдает импульс, который с выхода переполнения счетчика 3 поступа- 50 ет на вход второго триггера 18 и устанавливает его в соответствующее состояние (на прямом выходе — логическая "1"). Второй триггер 18 подключает вход коммутатора 19 к входу Ss сдвига регистра 10.

При наличии четного импульса на втором входе и при наличии разрешающего сигнала с прямого выхода первого триггера 13 на третьем входе первого логического элемента И 9 счетчик 4 подсчитывает импульсы, поступающие с генератора 5 через первый логический элемент И 9.

В момент сравнения кодов узел 7 выдает импульс, который через коммутатор 19 поступает на вход сдвига регистра 10 и вход сброса первого триггера 13. Происходит запись информации с информационного последовательного входа регистра 10. На выходе цифроаналогового преобразователя 11 устанавливается напряжение, пропорциональное коду на выходе регистра

l0, т.е. на опорном входе компаратора 1 выставляется пороговый уровень.

Триггер 13 устанавливается в исходное состояние (на прямом выходе логический О ).

В момент перехода сигнала от низкого уровня к высокому на инверсном выходе первого триггера 13 на выходе дифференциальной цепочки 17 формируется импульс сброса. Счетчики 3 и 4 и второй триггер 18 устанавливаются в исходное состояние ° Второй триггер

18 подключает вход коммутатора 19 к входу записи регистра 10. Данный цикл измерения повторяется до тех пор, пока выход информации за разрядную сетку счетчика 3 не прекратится.

В случае отсутствия переполнения счетчика 3, в момент сравнения кодов узел 7 выдает импульс, который через коммутатор 19 поступает на вход записи регистра 10 и на управляющий вход квантователя 8. Информация, установнвшаяся на информационном выходе счетчика 4, записывается в регистр

10 в момент времени, определяемый узлом 7 сравнения кодов. На выходе цифроаналогового преобразователя 11 устанавливается напряжение, пропорциональное коду на выходе регистра

10, т.е. на опорном входе компаратора l выставляется пороговый уровень напряжения U, соответствующий данной амплитуде измеряемого напряжения U„.

Квантователь 8 осуществляет квантование по уровню входного напряжения в его четные периоды в момент, когда количества импульсов, отсчитанных обоими счетчиками, равны. Пос-! кольку на счетчик 4 поступают импульсы удвоенной частоты по сравнению с

5 12 импульсами, поступающими на счетчик

3, то этот момент соответствует середине отрезка времени, в течение которого измеряемое напряжение U больше порогового U, . Исходя из симметричности синусоидального напряжения относительно середины указанного отрезка времени следует, что в этот момент времени, определяемый при помощи узла 7 сравнения кодов, напряжение достигает своего максимального значения.

При изменении амплитуды входного напряжения U автоматически изменяХ ется пороговый уровень напряжения

U ñ выхода цифроаналогового преобразователя 11, т.е. каждому значению входного напряжения U соответствует свой пороговый уровень, что исключает выход информации за разрядную сетку счетчика 3.

В том случае, когда опорное напряжение U„ e o e xo o o U» на выходе компаратора 1 устанавливается напряжение U низкого уровня. На выходе аналоговой памяти 14 напряжение убывает и инвертор 15 разрешает прохождение импульсов, поступающих с делителя 6, через третий логический элемент И 16 на вход сброса регистра

10. Информация на выходе регистра 10 обнуляется и на опорном входе компаратора 1 напряжение U отсутствует.

Цикл измерения проходит по описанному принципу.

Формула изобретения

Устройство для измерения .амплитуды синусоидального напряжения, содержащее подключенные к входной шине компаратор и квантователь, первый и второй счетчики, генератор импульсов, узел сравнения кодов, входы которого соединены с соответствующими выходами счетчиков, и распределитель импульсов, вход которого соединен с выходом компаратора, а первый выход подключен к управляющему входу первого счетчика, о т л и ч а ю щ е ес я тем, что, с целью повышения надежности в работе в него введены регистр, цифроаналоговый преобразова72262 В тель, два триггера, четыре логических элемента И, аналоговая память, 5

50 дифференциальная цепочка, инвертор, коммутатор, делитель частоты, причек вход делителя частоты соединен с выходом генератора, а выход — со счетным входом первого счетчика, с первым входом третьего логического элемента И и с первым входом второго логического элемента И, первый выход распределителя импульсов соединен с вторым входом второго логического элемента И, а второй выход — с вторым входом первого логического элемента И, первый вход которого соединен с выходом генератора импульсов, а выход — с счетным входом второго счетчика, выход второго логического элемента И соединен с входом первого триггера, прямой выход которого соединен с вторым входом четвертого логического элемента И и с третьим входом первого логического элемента И, а инверсный выход — с входом дифференциальной цепочки, выход которой соединен с входами сброса обоих счетчиков и второго триггера, вход которого соединен с выходом переполнения второго счетчика, прямой выход второго триггера соединен с первым управляющим входом коммутатора, а инверсный — с вторым управляющим входом коммутатора, первый выход которого соединен с входом сдвига регистра, а второй — с входом записи регистра и управляющим входом квантования, выход узла сравнения кодов соединен с первым входом четвертого логического элемента И, выход которого соединен с входом коммутатора и с входом сброса первого триггера, выход компаратора через аналоговую память и инвертор соединен с вторым входом третьего логического элемента И, выход которого соединен с входом сброса регистра, последовательный информационный вход которого соединен с высоким потенциалом, а параллельный информационный вход — с информационным выходом первого счетчика, выход регистра соединен с входом цифроаналогового преобразователя, выход которого соединен с опорным входом компаратора.

12722б2

Составитель А.Морозов

Техред М.Ходанич

Редактор В.Петраш

Корректор Л.Пилипенко

Подписное

Тирах 728

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 6334/44

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4