Устройство для формирования псевдослучайных чисел

Устройство для формирования псевдослучайных чисел

Иллюстрации

Показать все

Реферат

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (50 4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTQPCHOMY СВИДЕТЕЛЬСТВУ (21) 3864989/24-21 (22) 16.03 ° 85 (46) 23.11.86. Бюл. Ф 43 (72) В.А.Песошин, А.Г.Вострокнутов, И.К.Галеев, В.И; Глова, О.И.Дапин и Г.И.Пиульская (53) 621.374.2(088.8) (56) Авторское свидетельство СССР.

11- !013955, кл. G 06 F 7/58, 1983.

Авторское свидетельство СССР

11 959076, кл. G 06- F 7/58, 1982. (54) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

ПСЕВДОСЛУЧАЙНЫХ ЧИСЕЛ. (57) Изобретение может быть использовано в специализированных вычислительных устройствах. Целью изобретения является улучшение корреляцион„„SU„„1272482 А 1 ных характеристик формируемых псевдослучайных чисел и повышение надежности работы устройства. Для достижения цели в устройство для формирования псевдослучайных чисел введены L блоков 3 последовательно соединенных

Т-триггеров, (L — 1) счетчиков 1, (L — 1) запоминающих устройств 2.

Устройство также содержит счетчик запоминающее устройство 2, генератор 4 тактовых импульсов, элемент 5 задержки. Данное устройство позволяет формировать многоразрядные независимые на о (где q — требуемая максимально возможная равномерность) такЯ тов псевдослучайные числа и имеющие однородную структуру. I ил.

1272482 работы устройства). С приходом тактового импульса с генератора 4 тактовых импульсов счетчика 1 переходят (по переднему фронту импульса) в новое состояние, а в Т-триггеры блоков

3 последовательно соединенных Т-триггеров происходит запись информации

1О (по заднему фронту импульса) . Задержанным импульсом с выхода элемента 5 задержки осуществляется запись информации с выходов последних Т-триггеров блоков 3 последовательно соединенных Т-триггеров в соответствующие

1S запоминающие устройства 2. Это позволяет сформировать последовательности

Ь-разрядных независимых íà q тактов и некоррелированных на 7х1 тактов псевдослучайных чисел, так как числа, 20 снимаемые с выходов Т-триггеров бло-. ков 3 последовательно соединенных

Т-триггеров, некоррелированы на тактов (s том числе и на > q тактов), а снятие информации с выходов

2S регистров сдвига, образованных из

i-ãî счетчика 1, i-го запоминающего устройства 2, генератора 4 тактовых импульсов и элемента 5 задержки (показано штриховой линией), отстоящих друг от друга не менее чем на q ячеек, дает последовательности Ь-разрядных независимых на о тактов псевдослучайных чисел. С приходом следующего тактового импульса с выхода генератора 4 тактовых импульсов (в отсутствие тактового импульса с генератора 4 тактовых импульсов запоминающие устройства 2 находятся в режиме чтения) описанный процесс форми40 рования псевдослучайных чисел повторяется.

Предварительно Т-триггеры L бло50 ков 3 последовательно соединенных

Т-триггеров устанавливаются в начальное (ненулевое) состояние с помощью сигналов по шинам группы 6 шин установки начального состояния и шине 7 SS управления установкой начального состояния, запоминающие устройства 2 находятся в режиме чтения (исходная

Изобретение относится к импульсной технике.

-Целью изобретения является улучшение корреляционных характеристик формируемых псевдослучайных чисел и повышение надежности работы устройства.

Hа чертеже представлена структурная схема устройства для формирования псевдослучайных чисел.

Устройство содержит L счетчиков 1, L запоминающих устройств 2, Ь блоков

3 последовательно соединенных Т-триггеров, генератор 4 тактовых импульсов, элемент 5 задержки, группу 6

:шин установки начального состояния и шину 7 управления установкой начального состояния. Выход генератора

4 тактовых импульсов соединен с входами L счетчиков 1, входами управления L запоминающих устройств 2 и входами синхронизации Т-триггеров Е блоков 3 последовательно соединенных

Т-триггеров непосредственно, а через элемент 5 задержки — с входами записи L запоминающих устройств 2, адресные входы которых соединены с выходами соответствующих Ь счетчиков 1.

Выход последнего Т-триггера i;-ro (i-=1 L-1) блока 3 последовательно соединенных Т-триггеров соединен с информационным входом (i+1)-ro запоминающего устройства 2 (i=1, L"1).

Выход последнего Т-триггера L-го блока 3 последовательно соединенных Ттриггеров соединен с информационным входом первого запоминающего устройства 2. Входы установки Т-триггеров

L блоков 3 последовательно соединенных Т-триггеров соединены с соответствующими шинами группы 6 шин установки начального состояния. Шина 7 управления установкой начального состояния соединена с входами управления Т-триггеров L блоков 3 последовательно соединенных Т-триггеров.

Устройство для формирования псевдослучайных чисел работает следующим образом. инчюрмация в них заносится до начала

Формула изобретения

Устройство для формирования псевдослучайных чисел, содержащее генератор тактовых импульсов, выход которого соединен с входом элемента задержки, входом синхронизации первого счетчика и входом управления первого запоминающего устройства, адресные входы которого соединены с выходами счетчика, выход элемента эадержки соединен с входом записи первого запоминающего устройства, о т л и— ч а ю щ е е с я тем, что, с целью улучшения корреляционных характеристик формируемых псевдослучайных чисел и повышения надежности работы

I 272482

Составитель 1О.Бурмистров

Редактор ИаНиколайчук Техред Л.Олейник

Корректор БеБутяга

Заказ 6348/55

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 устройства, в него введены L блоков последовательно соединенных Т-триггеров, (L-1) счетчиков, (L-1) запоминающих устройств, группа шин установки начального состояния, шина управления установкой начального состояния, соединенная с входами управления Т-триггеров L блоков последовательно соединенных Т-триггеров, входы установки Т-триггеров которых сое- 10 динены с соответствующими группами шин установки начального состояния, выходы i-ro счетчика (i=2, L) соединены с соответствующими адресными входами соответствующего i-ro запоминающего устройства (i=2, L) выход

j-го запоминающего устройства (j=f,L) подключен к входу первого Т-триггера соответствующего j-ro (j=l, L) последовательно соединенных Т-триггеров, выход последнего T-триггера

i-го (i=%, L-1) блока последовательно соединенных Т-триггеров соединен с информационным входом (i+1)-ro saооминающего устройства (i= L-1), выход последнего Т-триггера L-ro бло,ка последовательно соединенных Ттриггеров соединен с информационным входом первого запоминающего устройства, выход генератора тактовых импульсов соединен с входами синхронизации Т-триггеров Ь блоков последовательно соединенных Т-триггеров, входом k-го счетчика и входом управления k-го запоминающего устройства, выход элемента задержки соединен с входом записи k-ro запоминающего устройства (k 2, Ь).