Устройство для контроля переходов

Устройство для контроля переходов

Иллюстрации

Показать все

Реферат

 

Изобретение относится к вычислительной технике и позволяет повысить быстродействие за счет исключения специальных команд контроля перехода . Контроль перехода в программах основан на введении в блок памяти программ дополнительного разряда и анализе информации в данном разряде при вьтолнении команды перехода. Для обеспечения контроля правильности выполнения непрерывной последовательности команд ветвлений устройство состоит из двух аналогичных частей, о работающих поочередно, каждая часть осуществляет фиксацию вьтолнения коСЛ манд перехода и проверку правильности выполнения команд ветвлений путем сравнения значения дополнительного разряда блока памяти программ с логической 1. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК 5п 4 С 06 F 11/28

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMV СВИДЕТЕЛЬСТВУ 1 7 -.:

К)

СлР сО

CQ

4ъ (21) 3954180/24-24 (22)15.07.85 (46) 30.11.86. Бюл. Р 44 (71) Смоленский филиал Московского ордена Ленина и ордена Октябрьской

Революции энергетического института (72) В.Г. Майоров и А.В. Бобряков (53) 681.3(088.8) (56) Клямко Э.И. Схемный и тестовый контроль автоматических цифровых вычислительных машин. М.: Советское радио, 1963, с. 58-59, рис. 6 и с. 86-87, рис. 14.

Авторское свидетельство СССР

У 892446, кл. G 06 Р 11/12, 1979.

„.SU» 1273934 А1 (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ПЕРЕХОДОВ (57) Изобретение относится к вычислительной технике и позволяет повысить быстродействие за счет исключения специальных команд контроля перехода. Контроль перехода в программах основан на введении в блок памяти программ дополнительного разряда и анализе информации в данном разряде при выполнении команды перехода. Для обеспечения контроля правильности выполнения непрерывной последовательности команд ветвлений устройство состоит из двух аналогичных частей, работающих поочередно, каждая часть осуществляет фиксацию выполнения команд перехода и проверку. правильности выполнения команд ветвлений путем сравнения значения дополнительного разряда блока памяти программ с логической "1". 1 ил.

1273934

Из о бр ет ение относится к вычисли— тельной технике, в частности к устройствам аппаратного контроля (далее просто контроля) трассы программ, и может быть использовано в специализированных и универсальных ЭВМ.

Цель изобретения — повышение быстродействия.

На чертеже представлена структурная схема предлагаемого устройства для контроля переходов.

Устройство содержит вход 1 кода команды, вход 2 чтения команды, вход

3 признака чтения, вход 4 признака реализации перехода — дополнительный разряд блока памяти программ, вход

S сброса, сброс устройства вырабатывается процессором для установки аппаратных средств ЭВМ в исходное состояние, дешифратор 6, первый 7 и второй 8 элементы И, второй триггер 9, второй элемент ИЛИ 10, первый триггер 11, третий элемент И 12, четвертый элемент И 13, третий триггер 14, третий элемент ИЛИ 15, четвертый триггер 16, первык элемент ИЛИ 17, выход 18 ошибки перехода устройства.

Контроль правильности выполнения команд ветвлений (безусловного и условного перехода, обращения к подпрограмме и др.) основан на введении дополнительного разряда в блок памяти программ и анализа информации в этом разряде при выполнении команд. Дополнительный разряд блока памяти программ программируется следующим образом: запись 1" npoucxott дит по всем адресам, хранящим коды команд, на которые передается управление при выполнении команд ветвлений, по остальным адресам записывается логический "0

Устройство работает следующим образом.

По входу 5 происходит установка в единичное состояние триггеров ll и 16, а триггеров 9 и 14 — в нулевое состояние через элементы ИЛИ 10 и

15, которые своими инверсными выходами подготавливают элементы И 7, 12 к приему управляющих сигналов.

Дешифратор 6, управляемый сигналом по входу 2, анализирует код очередной выбираемой из блока памяти команды. При обнаружении кода команды ветвления на выходе дешифратора 6 формируется единичный сигнал, кото55

50 рый поступает на D-вход триггера 9.

Сигнал на входе 3 устройства проходит через элемент И 7 и переводит триггер 9 в состояние "1". Таким образом, триггер 9 устанавливается в единичное состояние при выполнении команды ветвления. Сигнал с единичного выхода триггера 9 подготавливает элемент И 8 для формирования строба в следующем машинном цикле выборки кода команды, на которую происходит передача управления при выполнении. команды ветвления. При выборке следующей команды с выхода элемента

И 8 на тактовый вход триггера 11 поступает строб, по которому триггер

11 остается или в единичном состоянии (если переход произошел верно)— на входе 4 устройства единичный сигнал, или переходит в нулевое состоя— ние (ошибочный переход) — на входе

4 устройства нулевой потенциал.

Если значение дополнительного разряда блока памяти программ не равно "1", происходит формирование единичного выходного сигнала с нулевого выхода триггера 11, который через элемент ИЛИ 17 поступает на выход

18 устройства, сигнализируя об ошибке при выполнении команды перехода.

В противном случае на выходе 18. остается нулевой потенциал, свидетельствуя о правильности выполнения команды ветвления.. Кроме того, с выхода элемента И 8 единичный сигнал, пройдя элемент ИЛИ 10, переводит триггер 9 в исходное состояние. Если команда, на которую осуществляется переход, также является командой ветвления, в работу включается совокупность блоков 12-15, с помощью которых фиксируется второе ветвление.

Работа блоков )2-15 полностью аналогична работе блоков 7-10. Сигнал разрешения работы блоков 12-15 поступает с триггера 9. Правильность выполнения второго перехода проверяется триггером 16, выходной сигнал которого через элемент ИЛИ 17 поступает на выход 18.

Таким образом, поочередная работа совокупности блоков 7-10 и 12-15 обеспечивает возможность контроля правильности выполнения непрерывной последовательности команд ветвления без введения дополнительной команды в систему команд ЭВМ.

1273934 единичными входамп первого и четверФ о р м у л а и э о б р е т е н и я

Составитель И. Сигалов

Редактор С. Лисина Техред Л.Сердюкова Корректор Г. Решетник

Заказ 6478/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для контроля переходов, содержащее первый триггер и первый элемент ИЛИ, причем вход признака ре- 5 ализации перехода устройства соединен с информационным входом первого триггера, выход первого элемента

ИЛИ является выходом ошибки перехода устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены дешифратор, четыре элемента И, второй, третий и четвертый триггеры и два элемента

ИЛИ, причем вход кода команды устройства соединен с входом дешифрато— ра, выход которого соединен с информационными входами второго и третьего триггеров, вход признака чтения устройства соединен с первыми входами первого, второго, третьего и четвертого элементов И, вход чтения команды устройства — с тактовым входом дешиф— ратора, с вторыми входами второго и четвертого элементов И, вход признака реализации перехода устройства — с информационным входом четвертого триггера, вход сброса устройства — с того триггеров и первыми входами второго и третьего элементов IUIH, выходы которых соединены с входами установки нуля соответственно второго и третьего триггеров, единичный выход второго триггера соединен с вторым входом третьего элемента И и третьим входом второго элемента И, выход которого соединен с вторым входом второго элемента ИЛИ и тактовым входом первого триггера, нулевой выход второго, единичный и нулевой выходы третьего триггеров соединены соответственно с вторым входом первого элемента И, с третьим входом четвертого элемента И и третьим входом третьего элемента И, выход которого соединен с тактовым входом третьего триггера, выход первого элемента И, нулевые выходы первого и четвертого триггеров соединены соответственно с тактовым входом второго триггера, с первым и вторым входами первого элемента ИЛИ,выход четвертого элемента И вЂ” с вторым входом третьего элемента ИЛИ и тактовым входом четвертого триггера.